マイクロコンピュータ 図解

の使い方 Ph.D. 石川知雄編 オーム社



#### ⅢⅢⅢⅢⅢ₩◆関連図書案内◆ⅢⅢⅢⅢⅢⅢ

#### 図解マイクロコンピューター

#### Z-80の使い方

(A5判·200頁)

横田英一 著

本書は、インテル8080とともに広く使われている Z-80の使い方について、CPU の概要から各種命令、動作、プログラムのテクニックに至るまでを初学者でも十分理解できるよう平易に解説しました。

#### 図解マイクロコンピューター

#### Z-80アセンブラプログラミング入門

(A5判·236頁)

湯田幸八/伊藤 彰 共著

本書は、自分なりに考えて工夫したツールをもとに、制御技術の基本を理解し、手軽にアプリケーションができるように、製作と機械語によるプログラミングを通じて、体験的に学べるようにまとめたもので、専門知識がなくてもわかるように解説してあります。


#### 図解32ビットマイクロコンピュータ


#### 80386の使い方

(A5判·218頁)

W.B. スルヤント 著

本書は、32ビットマイクロプロセッサ80386の特長を生かすための基本的機能と命令を中心に、項目ごとにまとめたもので、80386に加わった新しい概念を8086の延長線上にとらえて解説しているので、8086ユーザーに大変理解しやすくなっています。







図解

マイクロコンピュータ

# 54180

の使い方 ● Ph.D. 石川 知雄 編

#### 執筆者一覧

石川 知雄 株式会社日立製作所

馬場 志郎 株式会社日立製作所

川下 智恵 株式会社日立製作所

越路 誠一 株式会社日立製作所

北川 信男 株式会社日立製作所

高野 誠 日立マイクロコンピュータエンジニアリング株式会社

井戸 慎一 日立マイクロコンピュータエンジニアリング株式会社

星 恭彦 日立マイクロコンピュータエンジニアリング株式会社

- ・CP/M, CP/M-86, CP/M-Plus, CP/M-68KはDigital Research 社の商標.
- ・MS-DOS は Microsoft 社の商標.
- MBASIC は Microsoft 社の商標。
- Wordstar は MicroPro 社の商標。
- ・dBASE は Ashton-Tate 社の商標.

本書は、「著作権法」によって、著作権等の権利が保護されている 著作物です。

本書の全部または一部につき、無断で次に示す〔〕内のような使い方をされると、著作権等の権利侵害となる場合がありますので御注意ください。

〔転載,複写機等による複写複製,電子的装置への入力等〕 学校・企業・団体等において、上記のような使い方をされる場合 には特に御注意ください。

お問合せは下記へお願いします.

〒101 東京都千代田区神田錦町3-1 Tel.03-233-0641 株式会社オーム社出版局(著作権担当)

### 推薦のことば

#### 過去

1970年度初頭のマイコンの登場は、世の中に大きな変化をもたらしました。以前は夢であった真のパーソナルコンピュータが現実のものとなったのです。

その頃、既存の大きなコンピュータ・メーカはデスクトップ・コンピューティングなる概念には簡単にはなじめなかったのです。このことは将来の夢に駆られた数多くの小さなハードウェア、ソフトウェアの会社に対し、大きなオープン・マーケットを提供することになったのです。

私の最初のパソコンは 8080 ACPU ボード (2 MHz) と 4 Kバイト RAM ボード をのせた IMSAI のボックスでした。 プログラミングはバイナリコードを前面のパネルスイッチから入力することで行い、アプリケーションも入出力の 8 個のスイッチと 8 個の LED 表示で限定されたものでした。

このようなみすぼらしい始まりでしたが、新しい技術により性能が急速に向上するまでにはあまり長い時間を要しませんでした。強化された Z80 プロセッサ、フロッピーディスク、集積度の高い RAM、低価格のビデオ・ターミナルの登場が、CP/M (Digital Research)、MBASIC (Microsoft)、Wordstar (MicroPro)、dBASE (Ashton-Tate) などのパイオニアとなったソフトウェア製品に、格好の土台を提供したのです。これらの、アセンブリ言語で書かれ、人手で高速化、効率化のためチューン・アップされたプログラムは、その後のテスト期間に耐えたのです。事実これらのプログラムは現在の水準に対しても高度のプログラム芸術といえましょう。

その後も技術の進歩は続き、1970 年代の末にはインテル 8088/8086、モトローラ 68000、ZilogZ8000 の 16 ビットの戦いが焦点となりました。新しいマイコンに人材が集中し、8 ビットの市場は放棄されたかに見えました。実際、1980 年代の初めに IBM PC と Apple Lisa が登場し、PC が 16 ビット (今日では 32 ビット)へ移ることが明らかとなったのです。

#### 推薦のことば

しかしながら数百万台の8ビットマイコン、特に Z80は引続きプリンタ、ターミナル、データ・コミュニケーション、産業制御などの分野で使用されています。 これらの分野の人達が望んでいるのは、16ビットではなくて下記の3つの目標を満たす新しい8ビット・プロセッサなのです。

- ●高性能化と高集積化…性能面、コスト面のキーとなる項目を満たすこと、たと えば64 K バイトのリミットを破ること、部品点数が少なくなることなど、
- ●フル・コンパチビリティ…数百万ステップのソフトウェア投資が守れること, プログラマの訓練も不要なこと.
- ●CMOS プロセス…高速、低消費電力のシステム向けのプロセスとして、

#### 現 在

この本を読まれるにつれ、皆様は 64180 が上記の目標を巧みに満たしていることに気付かれるでしょう。実際、64180 は消え去るのではなく、長い、健全な寿命をもつ8ビットのマーケットを再認識させたのです。ここアメリカでは、64180 は CBBS (Computer Bulletin Board System:コンピュータ化掲示板) からホーム・セキュリティ・システムまでのあらゆるシステムに、時にはレース・カー用のオンボードコンピュータとして、使われています。64180 のメリットをフルに生かした新しいハードウェア、ソフトウェアが毎日のように出ており、熱心なユーザ・グループの支持を得ています。

64180 は①高性能,②コスト・パフォーマンス,③低消費電カーこれらは大多数の設計者が望むところですが一を要求される応用に理想的です。また、アーキテクチャが素直で理解しやすく、応用ソフトの開発も容易です。また、無償のものも含めて数百(あるいは数千?)の既存アプリケーション・ソフトウェアと言語もあります。

#### 将 来

明るいというにつきましょう. 64180 は今後とも伸びる数多くの製品の中心として、長期にわたり使用され続けるでしょう. さて、この本により皆様は自分自身の応用に対し 64180 を適用するための勉強を開始できます.

Microfuture 社 社長 トーマス W.カントレル

(編者和訳)

#### Recommendation

#### The Past

In the early '70s, the invention of the first 8-bit microprocessors changed the world forever. For the first time, the dream of a truly 'personal' computer decame possible.

The existing 'big' computer companies couldn't easily adapt to the concept of desktop computing. This left the market open for hundreds of tiny hardware and software companies, all driven by a vision of the future.

One of my earliest PCs was an IMSAI box containing an 8080A CPU board (running at 2MHz) and a 4Kbyte RAM board. 'Programming' was accomplished by entering the binary opcodes on the front panel switches. Of course, the resulting 'application program' was limited by the available 8 switches and 8 LEDs!

From these humble beginnings, it wasn't long before new technology was able to boost performance. The arrival of the enhanced Z80 processor, floppy disks, denser RAM and low-cost video terminais provided the 'platform' for the pioneering software products like CP/M (Digital Research), MBASIC (Microsoft), Wordstar (MicroPro) and dBASE (Ashton-Tate). These programs, all written in assembly language and hand tuned for speed and efficiency, have withstood the test of time. Even by todays standards, they stand as shining examples of the art of programming.

Inevitably, technology marched on and by the end of the decade, focus had switched to the battle for 16-bit dominance between the Intel 8088/8086, Motorola 68000 and Zilog Z8000. With resources devoted to new micros, it seemed the 8-bit market was being abandoned. Indeed,the early '80s introduction of the IBM PC and Apple Lisa confirmed that 'PCs' would move onward to 16-bits (and today, 32-bits).

#### Recommendation

Yet, millions of 8-bit micros, especially the Zilog Z80, were still being used in applications such as printers, terminals, data communications, industrial control, etc. What these customers needed was not 16-bits but rather a new 8-bit chip fulfilling three key goals.

- High Performance/Integration...The CPU had to break the key performance and cost barriers such as 64Kbyte memory limit and excessive chip count.
- Total Compatibility...To maintain the investment of millions of lines of code (and the resulting programmer training!).
- CMOS Process···Recognizing the '80s best process technology for fast, low-power systems.

#### The Present

As you read this book, you'll find that the Hitachi HD64180 has met these goals admirably-indeed, the '180 has 'revived' the 8-bit market which, rather than disappearing, has a long, healthy life ahead.

Here in the US, the '180 is being used in everything from a CBBS (Computer Bulletin Board System) to a digital video home security system-even an on-board instrumentation computer for a race car! New hardware and software which takes full advantage of the '180 emerges daily and is backed by an active network of user groups.

The '180 is ideal for applications requiring good performance, efficient design and low power-features most designers appreciate. Development is easy because the architecture is straight-forward and understood by many. Hundreds (even thousands) of different applications and languages are available-many for free!

#### The Future

...is bright, and the '180 will continue to be the centerpiece of an ever growing variety of products for many years. Now, with this book, you can start learning how to put the '180 to work in your own application.

Thomas W.Cantrell President, Microfuture

### はしがき

1971年、マイコンが最初に世の中に出てから十余年経過し、マイコンの応用は 広い分野に定着し、またマイコン LSI 自体も第3、第4世代へと着実な発展を見 せています. マイコン LSI を仮に上位機種 (16,32 ビット), 中位機種 (8 ビッ ト), 下位機種(シングル・チップ)に分けて流れを見ると, 次のような動向が 見られます。すなわち、上位機種では高性能化の追求が行われ、32ビット機種が 登場してきており、中位機種では周辺機能を取り込んだシステム集積化による性 能・コスト向上の追求が、また下位機種ではシステム集積化とともに各応用分野 を指向した専用化が行われています。また、すべてに共通した事項として、低電 力化を指向したプロセスの CMOS 化が顕著な動向として挙げられます。上記の ハードウェアの流れに加え、マイコンの世界で無視し得ないものとして、いわゆ る標準 OS とそのうえで走るソフトウェア財産の流れがあります. 1978年ころ, 8ビット・マイコン用として登場したオペレーティングシステム CP/M はその うえに数千点の応用ソフトウェアが蓄積され、標準 OS としての位置を占めまし た. その後, そのソフトウェア財産は CP/M-86, MS-DOS を通じ, 16 ビット・ マイコンにも継承されています. CP/M の走る8ビット・マイクロプロセッサで 中心的な地位を占めているのが Zilog 社の Z80 です。現在でも多くの 8 ビット・ パソコンが Z80 を使用しているのは皆様御存じのとおりです。64180 は Z80 を、 CP/Mがより効率的に走ることも含め機能強化したシステム集積型の8ビット・ マイクロプロセッサです.

64180の開発には以下に述べるようないきさつがあります。1982年の暮れ、米国 Microfuture 社のトム・カントレル(推薦のことば筆者、当時、日立アメリカ社)と筆者は、当時、CP/M-68Kの共同開発を行っていた米国ディジタルリサーチ社のソフトウェア技術者達と仕事の後に、雑談をしていました。その際、話題となったのが、8ビット・プロセッサのアドレス空間の制限 - 俗にいう 64Kバイトの壁、さらに当時同社で開発中であった CP/M-Plus (V3.0)におけるバンク切替方式による本問題への対策、あるいは OS 効率化のための RAM ディスク

#### はしがき

などでした。その際、一同の間で期せずしてひらめいたのが、Z80を機能強化し上記問題を解決し、CP/M-Plusを効率的に走らせるプロセッサを開発してはという発想でした。本件はその後日立の技術者達に取り上げられ、具体化のための検討が行われ、さらに広いユーザの意見を聞いた結果できあがったのが64180のスペックなのです。その後の検討により数々の機能が付け加えられていますが、64180の MMUの方式、DMAによるメモリ → メモリのブロック転送などには、上記の議論の結果を色濃く残しています。64180は、ソフトウェア技術者の提案を端緒としてこの世に出たプロセッサなのです。

この 64180 プロセッサですが、詳細は以下の章に譲るとして、大きくは次のような特徴をもっています。MMU、DMA を内蔵し、8 ビット・プロセッサで問題のアドレス空間は 1 MB まで拡大されています。ネットワーク時代への備えとして、シリアル・インタフェース 3 チャネルをもっています。命令セットは Z80 に対し、アップワードにコンパチブルで新たに乗算を含む 12 種の命令が付加されています。スリープ命令は CMOS プロセスとあいまって、低電力化の効果を一段と発揮するものです。何よりも、Z80 コンパチブルの命令セットとバンク切替方式の MMU は、CP/M-Plus (V3.0)を効率的に走らせ、そのうえのソフトウェア財産を活用できる点で、64180 の最大の特徴といえましょう。以上の点よりもわかるように、64180 は 8 ビット機ではありますが色々な点で機能強化され、16 ビットへの橋渡しをするマイクロプロセッサなのです。

本書は、主として Z80 を使用したことのある方々を対象としています。その意味で Z80 と相違する点、付加した機能について特に注意して説明するよう心掛けました。前半に主としてハードウェア機能を、後半には CP/M-Plus (V3.0)とのインタフェースを含む応用例について述べています。本書が皆様の 64180 の応用を進める際に良い手ほどきとなることを期待します。

昭和62年12月

編者しるす

# 日 次

— 第 I 編	С	Р	U ————
	1.	6418	80 の 概 要
	1	• 1	システムオンチップ技術の流れ4
	1	• 2	64180 の特長と内蔵機能6
	1	• 3	ソフトウェアの継承性9
	1	• 4	Z80 との相違 ······11
	1	• 5	応 用 分 野13
	1	• 6	開 発 環 境15
	1	• 7	ファミリー展開18
	2. (	CPU	アーキテクチャ
	2	• 1	レジスタ構成22
	2	• 2	フラグレジスタ24
	2	• 3	命令の構成26
	2	• 4	データの配置29
	2	• 5	アドレシングモード32
	2	• 6	メモリ空間と I/O 空間 ····· 34
	2	• 7	命令の分類36
	3. (	CPU	タイミング
	3	• 1	メモリリードサイクル・ライトサイクル40
	3	• 2	$I/O \ {\color{black} U} - {\color{black} F} \forall {\color{black} T} / {\color{black} D}  {\color{black} N} \cdot {\color{black} D} \times {\color{black} T} / {\color{black} D}  {\color{black} N} \cdot {\color{black} D} \times {b$
	3	• 3	オペコードフェッチサイクルと命令の実行45
			リマネジメントユニット
	4	• 1	MMU の概念 ···········48

目		次
	4 · 2	MMU の動作
	4 · 3	MMU の使用例55
— 第II編	周辺機	能 ————————————————————————————————————
	5. タ	1 7
	5 · 1	タイマの構造64
	5 · 2	リロードタイマの動作原理66
	5 · 3	タイマの使用例68
	6. 非同	期方式シリアル I/O
	6 · 1	シリアルコミュニケーションインタフェースの分類72
	$6 \cdot 2$	ASCI の構成と機能74
	$6 \cdot 3$	ASCI のデータフォーマットおよび転送速度 ···········76
	$6 \cdot 4$	ASCI のエラーチェック機能 ······78
	6 · 5	モデム制御信号80
	6 · 6	ASCI の使用例 ······ 82
		ック同期方式シリアル I/O
		CSI/O の構成と機能 ······ 86
		CSI/O の動作原理 ······ 88
	7 · 3	CSI/Oの使用例······ 90
		Γリフレッシュコントローラ
		ウェイトの動作原理と使用法94
	8 · 2	リフレッシュコントローラの動作原理96
	8 · 3	リフレッシュタイミングと DR AM とのインタフェース … 98
		込 み
		割込みとは102
		ベクタ方式104
	$9 \cdot 3$	マスカブルな割込み 107

		目	次
	9 · 4	<u>INT0</u>	109
	9 · 5	<u>INT0</u>	112
	9 · 6	ĪNT0	113
	9 · 7	ノンマスカブルな割込み	115
	9 · 8	RET 命令, RETI 命令, RETN 命令 ···································	117
	10. 特殊	<b>ま動作モード</b>	
		リセット	120
		ホルトモード・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
	170 (F) (770)	バスリリースモード	
		低消費電力モード	
	514		
		A コントローラ	
		DMAC とは	
		DMACの構造 ····································	
		DMACの転送モード	
		チャネルの優先順位	
		DMAC とブロック転送命令 ····································	
	11 · 6	DMAC の使用例 ····································	145
— 第III編	応	用 ————	
	12. × <del>1</del>	Eリインタフェース	
	12 · 1	SRAM の接続	150
	12 · 2	擬似 SRAM の接続 ·······	151
	12 · 3	DRAM の接続 ·······	152
	12 · 4	EPROM の接続 ······	154
	12 · 5	WAIT 信号発生回路······	155
	13. I/O	インタフェース	
		80 系周辺 LSI との接続 ····································	
	13 · 2	Z80 周辺 LSI の接続 ···································	160

13 •	. 3	68 系周辺 LSI との接続 ····································	63
13 ·	• 4	FDC の接続 ·······	165
13 •	• 5	CRTC の接続 ···································	167
13 ·	• 6	LCTC の接続 ·······	169
14. 🔻	新	規命令	
14 ·	· 1	新規命令の概要	172
14	• 2	入出力命令の使用例	174
14	• 3	論理演算命令 (TSTIO 命令) の使用例 ······	176
		MLT 命令の使用例 ······	
15. 1	180	カードパソコン	
		カードパソコンについて	
		システム構成	
		I/O メモリインタフェース ····································	
		CP/M-Plus ·····	
9.000		BIOS の構成 ·······	
		MMU と CP/M-Plus のバンク ·······	
		DMA 転送とバンク	
		CP/M-Plus 起動時のメモリマップの変化	
		64180 内蔵 I/O と BIOS ····································	
10	J	04100   1/18% 1/ O C DIOS	133
付	4		
1	-	令 一 覧···································	
2	90000	n 見 蔵 I/O レジスター覧 ·······2	10:70:70
3		成 1/ O レ ン ヘッ	
4		」 日	
1.77 CM			
Э	180	0 カードパソコンのハードウェア仕様2	32
* <del>*</del>	* = =	献····································	224
		默····································	
索	5	2 וכ	235

# 第【編

# CPU

64180 は、Z80 と上位コンパチブルな命令セットをもつ CPU を中心に、DMA コントローラや MMU などの周辺機能をワンチップに集積化したマイコン LSI です。第 I 編では、追加命令を中心とした CPU アーキテクチャおよびメモリインタフェースタイミングについて説明します。また、8 ビットマイコンの弱点である、メモリ空間の制約(64KB 以下)を解決するために導入されたバンク方式 MMU の詳細について最後に説明します。いずれの項目も、64180 を使ったシステムのソフト/ハード設計には必須の基本事項です。

# 1. 64180の概要

64180 は、DMA コントローラや MMU などのシステムの構成に必要な周辺機能を内蔵した、8ビットでは世界で初めての「システム集積型」マイコンです。CPUは、Z80と上位互換性のある命令セットをもっていますが、ソフト/ハードの両面でZ80から改良されており、16ビット CPUにせまる性能を実現しています。各種の開発ツールもそろい、一方、製品のファミリー化も計画されており、8ビットの代表的 CPU のひとつとして息の長い製品となるものと思われます。

# **1・1** システムオンチップ 技術の流れ

- [1] マイコン CPU の発展 世界初のマイコン LSI4004 から10数年、この間半導体技術の進歩にささえられて、マイコン LSIは目覚ましい発展を遂げ、今や32 ビットマイコンが実用化されるに至っています。32 ビットマイコンの華々しい開発競争に、ともすれば世間の注目が集まりがちですが、実際にはマイコンの出荷数量の90%以上を8ビット以下のマイコンが占めており、この分野でも目覚ましい進歩が続いています。32ビットマイコンを実現する半導体技術を、性能追求ではない別の目的に使ったらどうなるのか?それがシステムオンチップ化です。
- [2] システムオンチップ化 最初にシステムオンチップを実現したのは、4 ビットのシングルチップマイコンです。主に、ROM、RAMを内蔵してワンチップでコンピュータの機能を実現しました。シングルチップマイコンは、家電製品などに内蔵されてメカの制御などに使われています。たとえば、VTRなどでは、マイコンの存在がなければ製品が成立しえないほど重要な部品となっています。一方、これらのシングルチップマイコンの流れに対し、1980年代に入って少し異なった形のシステムオンチップ化を実現したマイコンが現れました。それが80186です。このマイコンでは、メモリ以外でシステムの構成に必須の機能を集積化しています。いわば「システム集積型」マイコンといえます。
- [3] システム集積型マイコン なぜこのような「システム集積型」マイコンが出現したかは、マイコンの応用分野を考えてみるとわかります。表 1・1 に示すように、マイコンの応用は大きく分けて、メカ制御中心のコントローラ型とデータ処理中心のデータ処理型に二分できます。コントローラ型は、必要なメモリサイズが比較的小さくワンチップに集積化が可能です。すなわち、シングルチップマイコンとなるわけです。一方、データ処理型の応用の場合には、扱うデータ量が 64 KB 以上のことが多く、現在の技術ではワンチップ化が困難です。そこで、メモリ以外でシステム構成によく使われる、DMAC、タイマ、シリアルなどの標準的周辺機能を内蔵したマイコンが出現したわけです(図 1・1 参照)。64180は、8 ビットでは世界初のシステム集積型マイコンです。

表 1 · 1	マイコンの応用分野の分類と使用されるマイコ	レン
---------	-----------------------	----

分 類 項 目	データ処理型	コントローラ型
特 長	データ処理中心 コンピュータ・ライク	メカ制御中心 機器組込み型
応用機器の例	パソコン, ワークステーション タイプライタ, ワープロ	家電品(VTR, エアコンなど) 自動車エンジン制御 ロボット
必要なメモリ空間	大きい (64 KB 以上)	小さい (64 KB以下)
内蔵機能への要求	メモリ以外のシステム構成に 必要な機能の内蔵	all-in-one
必要な内蔵機能	タイマ,シリアル,DMAC MMU,キャッシュメモリ リフレッシュコントローラ ウェイトコントローラなど	ROM, RAM タイマ, シリアル A/D 変換器 I/Oポートなど
使われるマイコンの流れ	マルチチップマイコン ↓ システム <b>集</b> 積型マイコン	シングルチップマイコン ↓ ASIC マイコン




図 1・1 シングルチップマイコンとシステム集積型マイコン

## 1・2 64180 の特長と内蔵機能

[1] なぜ8ビットシステム集積型マイコンか? データ処理型の応用では 16 ビットマイコンが主流になるのではないかと考えられる方も多いと思いますが、必ずしもそうはならない理由があります。まず LSIコストの問題があります。また、16 ビット幅のバスはプリント基板上で場所をとりコスト高となります。まだまだメモリにおいて×16 ビット出力のものは数少ないという問題もあります。また、周辺 LSI は大部分が 8 ビットバスです。メモリ空間サイズを除けば、性能的には 8 ビットで十分という応用も数多くあります。また、 8 ビットでの多くのソフトウェア財産の存在も見逃せません。

仕 様 項 目 プロ CMOS セ ス 常 50 mW 消 電 カ 通 動 作 畤 (typ) 特 スリープ・モード時  $V_{cc} = 5V$ 30 mW システム・ストップ時 12.5 mW =4MHz性  $300 \, \text{ns} \, (f = 10 \, \text{MHz})$ 最小命令実行時間 体 系 令 Z80上位互換 命 外部4本、内部8本 4 割 込 1Mバイト(512バイト…DIPパッケージの場合) ス 空 2チャネル ○ メモリ → メモリ DMAコント ○メモリ←I/O(メモリ・マップI/O) 機 最大転送レート 1.3 M バイト/秒(f = 8 MHz) 2チャネル 非同期シリアル通信 ○8種のデータ・フォーマット インタフェース 3種のエラー・フラグ (ASCI) ○ モデム制御信号あり クロック同期シフト・レジスタ1チャネル クロック同期式シリアル I/O ポ ー ト (CSI/O) 最大ボーレート 300K ボー(f=6MHz) 16 ピット・リロード・タイマ2チャネル 能 9 1 タイマ出力あり("0"、"1"、トグル出力) 外部端子による制御 バスウェイトコントローラ 内部レジスタによる制御(メモリ、I/O)独立に設定可) プログラマブル非同期リフレッシュ リフレッシュコントローラ 8 ビットのリフレッシュ・アドレス(256K DRAM 対応) 80 系/68 系(63 系)とも可能 バスインタフェース

表 1・2 主要性能と機能

[2] 16 ビットにせまる8 ビットマイコン 64180 は、命令体系に8 ビットの世界標準ともいえる Z80 と上位互換性のある命令体系が採用されており、 既存のソフトウェア財産を活用できます。また、8 ビットマイコンの弱点であったアドレス空間の制限(64 K バイト以下)は、内蔵のバンク方式の MMU によって命令の互換性を保ちながら最大 1 M バイトまで拡大されています。

乗算命令の追加, 10MHz の高速動作とあいまって、まさに 16 ビットの性能にせまる 8 ビットマイコンといえます。

[3] 内 蔵 機 能 CPU、MMU以外の内蔵機能としては、DMAコントローラ、シリアルインタフェース、タイマ、リフレッシュコントローラなどがあります (図1・2、表1・2参照). 特に、シリアルインタフェースが3チャネル内蔵されているところに大きな特長があります。これは、今後の応用機器を考えると分散処理の方向へ動くと考えられ、その場合各機能ごとにマイコンが入るこ




図1・2 ブロック図(内部アドレスは16ビット, MMUにより19ビット (20ビット) に拡張された物理アドレスが出力される)


#### 1. 64180 の 概 要

とが予想されます。その際、各マイコン間のインタフェースはシリアルインタフェース経由で行われるのが普通です。上位 CPU との接続、サブ CPU との接続などを考えると、シリアルインタフェースは複数必要となります。

**リフレッシュコントローラ、ウェイトコントローラ**の内蔵も大きな特長です. これらが内蔵されていることにより、ダイナミックメモリや擬似スタティックメモリとのインタフェースはごくわずかの外付 IC で済み、驚くほど簡単に実現できます.

# 1・3 ソフトウェアの継承性

- [1] 80系マイコン 8ビットのマルチチップマイコンで最も広く使われているものが Z80 CPU です。国内では8ビットパソコンの大部分や MSX パソコンのメイン CPUに Z80 が使われているのは承知の事実です。この Z80 の命令セットは8080 の命令を包含し、オブジェクトレベルで互換性を保ちながら機能拡張されています。64180 ではさらに、Z80 に上位互換性を保持しながら7種類12個の命令が追加されています。
- [2] 64180 の追加命令 64180 で強化された命令のうち、なんといっても効果が大きいものが乗算命令 (MLT命令) です。これにより 8 ビットの乗算は約1 桁速くなりました。また、スリープ命令 (SLP命令) は CMOS の特長を生かした命令です。64180 は CMOS で作られているので、NMOS の標準的な Z80 に比べて消費電力はもともと約 1/10 ( $f=4\,\mathrm{MHz}$ 時、 $50\,\mathrm{mW}$ ) ですが、この SLP命令を使えば CPU はスタンバイ状態となり、さらに通常動作時の約 1/4 ( $f=4\,\mathrm{MHz}$ ) に



ニモニック	動作	備考
SLP	Sleep	
MLT ww	$ww_R \leftarrow wwHr \times wwLr$	ww=BC, DE, HL
INOg,(m)	g←(m)	I/OアドレスのA15~A8は00H
OUTO(m),g	(m) ← g	1/0アドレスのA <sub>15</sub> ~A <sub>8</sub> は00H
MITO	$(C)\leftarrow(HL),HL\leftarrow HL+1$ $C\leftarrow C+1,B\leftarrow B-1$	I/OアドレスのA <sub>15</sub> ~A <sub>8</sub> は00H
OTIMR	(C)←(HL), HL←HL+1 C←C+1, B←B-1 Repeat until B=0	I/OアドレスのA <sub>15</sub> ~A <sub>8</sub> は00H
MUTO	(C)←(HL),HL←HL-1 C←C-1,B←B-1	I/OアドレスのA <sub>15</sub> ~A <sub>8</sub> は00H
OTDMR	(C)←(HL), HL←HL−1 C←C−1, B←B−1 Repeat until B=0	I/OアドレスのA <sub>15</sub> ~A <sub>8</sub> は00H
TSTIO m	(C)∧m	1/0アドレスのA <sub>15</sub> ~A <sub>8</sub> は00H
TST g	A^g	gはレジスタ
rst m	AAm	mは8ビットデータ
TST(HL)	A ^ (HL)	

図1・3 80系マイコンの命令セットの関係と64180の追加命令一覧表

#### 1. 64180 の 概 要

4 MHz 時, 12.5 mW) まで下げることができます。 スリープ命令は CPUを間欠動 作させて平均消費電流を抑えたいような応用に便利です (図 1・3).

[3] CP/M80 OS 8 ビットマイコンの代表的 OS に、米国ディジタルリサーチ社の CP/M80 があります。CP/M は 8080 系の 8 ビット CPU を使うパソコンのほとんどの機種に採用されており、世界的標準となっています。パソコン以外でもワープロ、タイプライタなど CP/M で動いているものが数 多くあります(図  $1\cdot4$ )。

CP/Mには、一般的な CP/M2.2 [Ver 2.2] と、機能改良された CP/M PLUS [Ver 3.0] があります。特に CP/M PLUS では、バンクモードというメモリ空間の拡張機能がサポートされています。このバンクモードは、64180 のバンク 方式 MMU を使えば外付回路なしで実現することができます。64180 は CP/M2.2 のみならず、CP/M PLUS の搭載にも最適の CPU といえます。




図 1・4 CP/M80 OS の発展

# 1・4 Z80との相違

64180 には前節で述べたように、Z80 に 12 個の命令が追加されています。また、各命令の実行サイクル数も約  $10\sim20$  %短縮されており、 $6\,MHz$  バージョンで Z80 の  $7\sim8\,MHz$  版に匹敵する処理能力をもっています。

端子は, Z80 に相当する端子が備わっていますが名前は一部異なっています.

#### $M_1 \longleftrightarrow LIR$ , $MREQ \longleftrightarrow ME$ , $\overline{IOREQ} \longleftrightarrow \overline{IOE}$

バスタイミングは基本的には **Z80** と同じですが、細部は異なります。特に、次に述べるリフレッシュ方式の違いにより、命令フェッチサイクルが 3 ステートとなっている点が一番大きな違いです。 **Z80** ではこれが 4 ステートとなっており、第 4 ステートでリフレッシュを行っています。その他にも  $\overline{\text{ME}}$ ,  $\overline{\text{IOE}}$ ,  $\overline{\text{RD}}$  のタイミングについて細かい違いがあります(付録参照)。

リフレッシュサイクルの挿入方法が改善されて、ダイナミック RAM とのインタフェースが格段にやりやすくなったことは、64180 の大きな利点のひとつです。 Z80 の場合、M<sub>1</sub> サイクルで必ずリフレッシュサイクルが入るため、特に高速版ではタイミング設計が非常に難しく、また、リフレッシュサイクルが不必要に頻繁に入ってしまうという問題がありました。64180 では、リフレッシュサイクルは命令実行とは非同期に、一定サイクル間隔ごとに入る方式に改められています。リフレッシュ挿入の間隔や、リフレッシュサイクルの長さなどがプログラム指定でき、周波数が変わった場合も最適のリフレッシュ間隔を選ぶことができます。

割込み方式の改良も大きな利点のひとつです。Z80 の場合、Z80 系の周辺LSIを使う場合はデイジーチェイン方式が使えて簡単にシステムを組めますが、Z80 系以外の周辺LSI の場合は設計が難しくなります。64180 では、Z80と同一の割込み端子( $\overline{INT_0}$ ,  $\overline{NMI}$ )に加えて割込み端子が2本追加されており( $\overline{INT_1}$ ,  $\overline{INT_2}$ )、これらに対応するベクタは内部で自動的に発生する方式をとっております。このため、Z80 系以外の周辺LSIからの割込みの接続が非常に簡単にできます(表1・3)。

#### 1. 64180 の 概 要

表 1・3 Z80 との相違点

	Z80	64180				
追 加 命 令	-	6種類12命令追加 (SLP,MLT,TST,INO,OUTO,OTI	(M)			
命令実行サイクル数	_	約10~20%サイクル数短縮 ―		代表	例	
端 子 名	M <sub>1</sub> , MREQ, IOREQ	LIR, ME, IOE	命令	Z80	64180	
クロック発振器	外部クロック入力	発振器内蔵(水晶またはセラ ミックの振動子をつけるだけ でよい)	ADD A, (HL) ADD IX, xx BIT b, (HL)	7 15 12	6 10 9	
バスタイミング	_	ME, IOE, RD の出力タイミン グが異なる	LD A, (BC) LD(BC), A	7 7 20	6 7 9	
リフレッシュサイ クルの挿入方法	各命令フェッチサイクルの第4サイクルに必ず挿入 (命令同期式)	で不必要に頻繁なリフレッシュを ことが可能. リフレッシュサイク さも2または3ステートが選べ,	実行に非同期に挿入(命令非同期式)リフレッシュインターバルを周波数によらず一定にできるので不必要に頻繁なリフレッシュを避けることが可能。リフレッシュサイクルの長さも2または3ステートが選べ、リフレッシュサイクルを全く挿入しないモード			
割 込 み	2本:NMI, INT デイジーチェイン 方式	4本: NMI, INT <sub>0</sub> , INT <sub>1</sub> , INT <sub>2</sub> デイジーチェイン方式も可能(II が, INT <sub>1</sub> , INT <sub>2</sub> および内蔵I/O が 込みはベクタ番号を内部で発生。 固定ベクタ, 固定優先順位の割返 トローラを内蔵	からの割			
アドレス空間	64KB	512KB (面実装パッケージでは 1 内蔵のバンク方式 MMU による記 (64KB) から物理空間への写作 最大 1 MB を直接アクセス可能	<b>扁理空間</b>			
低消費電力モード	-	スリープモード/システムストッ	プモード			
ウェイトステート 制御	WAIT 端子のみ	WAIT 端子の他にプログラマブル ト可能	ウェイ			
内蔵 1/0 機能	_	DMAC, タイマ, シリアル				

## 1·5 応 用 分 野

以上述べてきたような優れた特長をもつ 64180 の応用としては、次のような分野が考えられます (表 1・4).

- (1) 従来から80系のマイコンを使用してきており各種のソフトウェア財産が存在するが、アドレス空間が64Kバイトでは不足してきており、16ビットを使うべきかどうか迷っている分野。ハンディー日本語ワープロ、プログラマブルシーケンサ、FAXといった機器がこれにあたります。特に、ダイナミックRAMや擬似スタティックRAMを使うシステムや、All-CMOS化して低消費電力動作を狙う分野に適しています。
- (2) 従来から80系のマイコンを使用しており、アドレスは64 K バイト以下でよいが、タイマ、シリアルなどの周辺 LSIを多用している分野. 機器のサイズの関係で基板をできる限り小さくしたいし、消費電力ももちろん下げたい. このような分野では、64180の内蔵機能が基板サイズ縮小に大きな効果があります.
- (3) 従来8ビットシングルチップマイコンを使っていたが、制御が複雑となり、 メモリ容量が増加しシングルチップに入りきらなくなってきている分野. しか し、できる限リシングルチップマイコンと同じように簡単な回路構成としたい. たとえば、電子タイプライタ、電子はかり、券売機、PPC などがこれにあたり ます.
- (4) 応用機器の性質として、シリアルインタフェースが少なくとも2本以上必要な応用。たとえば、端末、POS、モデム制御、自動車電話、キーテレホンなどがこれにあたります。

分	野	応用機器
民	生	電子楽器,無線機
産	業	プログラマブルシーケンサ、電子はかり、自動販売機、券売機、 自動車パネル表示器
OA,	情報	MSX パソコン, プリンタ, 電子タイプライタ, ハンディー日本語ワープロ 端末, POS, ECR, XY ブロッタ, PPC
通	信	FAX、キーテレホン、PBX、モデム制御、パソコン通信、自動車電話

表 1・4 応用分野と応用機器の例

#### 1. 64180 の 概 要




図 1・5 液晶表示つきワープロ/パソコンへの応用例

以上のような例の他にも、一般に高速処理、大きなアドレス空間、タイマ、シリアルなどの周辺機能が必要な応用など、幅広い応用が考えられます。**Z80**と同様に8ビットマイコンの標準品として、息の長い製品となるものと考えられます(図1・5).

# 1·6 開 発 環 境

どんなに優れたマイコン LSI であっても、開発装置がなければシステムを開発することはできません。その点 64180 は、半導体メーカである日立製作所以外にも、数多くの開発ツールメーカからサポートツールが発売されています。廉価普及版から高性能高機能型まで用途に応じて選ぶことができます(表 1.5)。

開発ツールの形態は大きく分けて、専用の開発装置をホストとするタイプと汎用のパソコンやミニコンをホストとするタイプに分けられます。専用型の代表例は YHP 社の 64000 などがそれです。専用型はホストが開発装置専用なのでコスト的に割高となりますが、一般に、機能、性能、使い勝手に優れています。

一方,汎用ホスト型は日立製作所の ASE などがそれにあたります。汎用ホスト上でエディト,クロスアセンブルを行い、RS232C のシリアルインタフェース経由でロードモジュールを専用のリアルタイムエミュレータ上にロードしデバッグを行います。汎用型はコスト的には安くなりますが、大きなプログラム開発になると RS232C によるダウンロード時間がネックとなる場合があります。

最近では汎用型でも、ホストをたとえば PC9801 に固定しパソコン内に専用基板を差し込んで、エミュレータとのインタフェースをパラレルバスで行い、ダウンロード時間のネックを解消した製品もあり(岩崎技研工業社製の PROICE など)ますが、パラレルバス方式は、ホストが限定されており専用型と汎用型の中間といえます。

また,各社ともユーザの負担をできる限り下げるために,システムの一部分のボードなどを取り替えることによって各種のマイコンに対応できるようにしてあるものが多くなっています.

子算の関係で 64180 用の開発ツールを購入できない場合には、CP/Mののっているパソコンと Z80 用のアセンブラでも十分開発は行えます。たとえば、Microsoft 社の MACRO80 のようにマクロ機能つきのアセンブラであれば、64180 の拡張命令をマクロ定義して使うこともできます。また、CP/Mに内蔵のデバッガでも十分プログラムデバッグはできます。不足分はロジックアナライザで補えばよいでしょう(図 1・6)。

#### 1. 64180 の 概 要

表 1・5 64180 開発ツール一覧表

1 +0	ホストコンピュータ	リアルタイムエミュレータ	クロスソフトウェア			
メーカ名			アセンブラ	シミュレータ	Cコンパイラ	
日立製作所	VAX-11 SD200 IBM-PC	0	0	_	0	
横河ヒューレット パ ッ カ ー ド (YHP)	HP64000	0	0	_	_	
岩崎技研工業	PC9801 IBM-PC	0	0	-	0	
ソフィアシステムズ	SA3000 ES1000	(SA600)	0	_	_	
横 河 電 機 (YEW)	HP64000 VAX-11, MDS パソコン	O (3503)	*	*	*	
ZAX コーポレーション	THE BOX-ER PC9801, IBM-PC	0	0	_	0	
ユニダックス	PC9801	0	*	*	*	
日 本 デ ー タゼ ネ ラ ル	ECLIPSE MV ファミリー	(○) 他社製品接続	0	0	0	
アドテックシステム サ イ エ ン ス	_	0	-	_	_	
MICROTEC (日本マイクロ) テックリサーチ)	VAX-11 PC9801 IBM-PC, 他	_	0	0	0	
コアデジタル	PC9801 IBM-PC, IBM5550 B16, HP64000 VAX-11	0	*	*	*	
アンリッ	VAX-11,PC9801 IBM-PC HP64000 CP/M	0	*	*	*	
ソ ニ ー ・ テクトロニクス	ロジックアナライザ 1240/1241 型 +プローブ	_	_	-	_	

<sup>※</sup> マイクロテック・リサーチ社製他, 市販ソフトを使用

<sup>(</sup>注) 上表の他に、下記各社製の 64180 用ソフトウェアが販売されています(( )内:販売会社) エイ・ディ・シー(ケミコン・セミコンダクターズ・セールス)、AVOCET(工人舎)、ソフトウェアアシスト(住友商事)、ソフトマート、BSO(エーエスアールインターナショナル)、2500AD (アドテックシステムサイエンス)、IAR(ライフ・ボード)、ファームウェアシステム




図 1・6 64180 開発環境の例

## **1・7** ファミリー展開

64180 が発表されて約3年がたちましたが、この間、スピードアップ(10 MHz)、メモリ空間のアップ (1 Mバイト)をはかり、初期のバージョンの不具合点の改良を行った "R1" バージョン、また、Z80 系の周辺 LSI とのインタフェースを改良した "Z" バージョンなど改良の努力が続けられています。64180 は、Z80 の本家の Zilog 社からもセカンドソース供給されています。"Z" バージョンは Zilog 社では "Z180" と呼ばれています。

1987 年春には注目すべき新製品が発表されました。64180 の全機能はそのままで 16 K バイトの EPROM、512 バイトの RAM、タイマ、コンパレータなどをオンチップ化した 647180X がそれです。647180X は日立製作所が提唱した ZTAT (Zero Turn Around Time) マイコンシリーズのひとつであり、いわゆる OTP (One Time Programable) マイコンです。ZTAT マイコンは、紫外線消去の EPROM 内蔵マイコンをプラスチックパッケージに封止したものです。1回しかプログラムできないかわりに、従来のマスク ROM 型のシングルチップマイコンに近い価格で手に入れることができます。ZTAT マイコンは、少量多品種生産やプログラムバグが収束するまでの量産立上り時期に使うと効果的です。647180Xは、64180 ファミリーの応用範囲を大きく広げる製品といえます。

64180 系としては、このほかにも ZTAT シリーズの品種追加、通信機能の強化版などの標準品展開、および ASIC 展開(カスタム対応)も計画されているようです。

1987 年春には 以前から仕様が公表されていた Z800 が、Z280 という名称で Zilog 社より製品発表されました。Z280 は Z80 の CPU を 16 ビット化したものであり、Z80 とオブジェクトレベルのコンパチビリティがあります。キャッシュメモリを内蔵しており、現行市販されている 16 ビットよりもかなりの高性能を実現しています(図 1・7)。

64180 や Z280 などの開発により、Z80 系マイコンは 8 ビット標準マイコンの 主流としての地位をここ当分保ち続けるものと思われます。




図 1・7 64180 ファミリーの展開




# 2. C P U アーキテクチャ

64180 は、Z80 に対し上位コンパチブルな CPU をもっています。全体的に、命令の実行ステート 数は短くなっています。また、乗算命令やスリープ命令(低消費電力モードに設定)などが新規に追加されています。さらに、DRAMのリフレッシュはオペコードフェッチとは独立しています。このように、64180 の CPU は Z80 に対しパフォーマンスが高くなっています。

## 2・1 レジスタ構成

[1] 概 要 64180 の CPU レジスタは、汎用レジスタセットと専用 レジスタセットがあります。64180 のプログラミングでは、これらのレジスタを どのように使いこなすかが重要になります(図  $2 \cdot 1$ )。



通常、レジスタセットGRは2セットあり、一方の右肩にダッシュ「」をつけて区別します。 16ビットのレジスタは「BC」「HL」「IX」「PC」のように2文字で表し、8ビットのレジスタは「A」「B」「C」「H」のように1文字で表します。

図 2・1 レジスタ構成

- [2] 汎用レジスタ 全く同一機能のレジスタセットが2組あります。汎用レジスタは8ビット長で、BとCレジスタ、DとEレジスタ、HとLレジスタにて、それぞれ16ビットのレジスタペアとしても使用できます。レジスタペアは、メモリやI/O などのアドレシングレジスタとして使う場合が多いようです。また、アキュムレータAは算術論理演算などに使用する重要なレジスタです。フラグレジスタFの各ビットの値は、算術論理演算後のアキュムレータの内容に従って設定されます。汎用レジスタは、対応するレジスタ間でその内容を交換することができます。この操作は専用命令(EXX; EX AF, AF')を使います。割込みやサブルーチンコール後のレジスタ退避に使用して効果があります。
- [3] 専用レジスタ 用途はあらかじめ決められています。PCは、次に 実行される命令のアドレスを格納するプログラムカウンタです。SPは、割込み やサブルーチンコール後の復帰アドレスを格納する、スタック領域の先頭アドレスを示すスタックポインタです。さらに、IXと IY はインデックスアドレシング や 16 ビット演算に使用するインデックスレジスタで、ともに同一機能です。I レジスタは、割込みにおけるベクタ(16 ビット)の上位 8 ビットを格納するインタラプトベクタレジスタです。Rカウンタはオペコードフェッチサイクルごとに インクリメントするカウンタです。Rカウンタは Z80 の場合とは異なり、リフレッシュアドレスとは無関係です。

PC, SP, IX, IY は 16 ビット長のレジスタで、I とR は8 ビット長のレジスタです。

## 2・2 フラグレジスタ

[1] 概 要 フラグレジスタ F は 6 つのフラグで構成されており、8 ビットや 16 ビットの算術論理演算を実行した結果に従って値が設定されます. これらのフラグは、命令により「変化する」「変化しない」「不定」のどれかをとります。未定義の 2 ビットは常に不定です。




図 2・2 フラグレジスタ

- [2] キャリー: C 最上位ビットからのキャリーまたはボローにより"1" にセットされます。図 2・2 のようなケースでキャリーやボローが発生します。キャリーについては他のレジスタに影響を与えずにキャリーフラグを変化させる特殊な命令(CCF, SCF)があります。
- [3] **ネゲート**: N 減算命令系の実行時に"1"にセットされ、加算命令系の実行時に"0"にリセットされます。
- [4] パリティ・オーバフロー: P/V 命令ごとにパリティまたはオーバフローのどちらか一方の機能として働きます。パリティはアキュムレータ内の"1"の数が偶数のときに"1"にセット、奇数のときに"0"にリセットされます。オーバフローは、符号付算術演算の結果が定義されている範囲を超えたとき"1"にセットされます。
- [5] **ハーフキャリー:H** 下位4ビット目からのキャリーや,上位4ビット目からのボローが発生したとき,"1"にセットされます.10進演算の補正命令(DAA命令)の実行時に使用します.
- [6] ゼロ: Z 命令の実行結果が0になったときに"1"にセットされます。また、ビットテスト命令でも影響を受けます。
  - [7] サイン: S 演算結果が負の数ならば"1"にセットされます.

#### 2. CPU アーキテクチャ

## 2・3 命令の構成

[1] 概 要 64180 の命令体系は Z80 上位コンパチブルであり、命令は 1 バイトから 4 バイトで構成されています。オペコードは、 2 バイトまたは 3 バイトに渡る命令をもつ点が特徴です。この場合、オペコードは EDH、CBH、DDH、FDH のいずれかが先頭にきます。

表 2・1 オペランドを伴わない命令の構成

バイト数	命令の構成	代	表的な命	令	
1	オペコード	LD g, g'	01	g	gʻ
	第1 オペコード	SLP	EDH		
2	第2 オペコード		76H		

g, g':汎用レジスタ

表 2・2 オペランドを1バイト伴う命令の構成

バイト数	命令の構成	代 表	的な命	令	
2	オペコード	LD g, m	00	g	110
2	オペランド		m		
	第1 オペコード	OUTO(m), g		EDH	
	第2 オペコード		00	g	001
	オペランド		m		
3			DDH		
		LD g,(IX+d)	01	g	110
			d		
	第1 オペコード		DDH		
,	第2 オペコード	RLC(IX+d)	СВН		
4	オペランド		d		
	第3 オペコード		06H		

g:汎用レジスタ, m, n: イミーディエイトデータ, d: ディスプレースメント

バイト数	命令の構成	代表	的な命令
3	オペコード		32H
	第1 オペランド	LD(mn), A	n
	第2 オペランド		m
	第1オペコード		DDH
	第2オペコード	LD(IX+d), m	36H
	第1オペランド		d
4	第2 オペランド		m
1			DDH
		ID(mn) IV	22H
		LD(mn), IX	n
			m

表 2・3 オペランドを2バイト伴う命令の構成

m,n:イミーディエイトデータ,d:ディスプレースメント

- [2] オペランドが伴わない命令の構成 1 バイトまたは2 バイトの命令です。2 バイト命令では,第1 オペコードと第2 オペコードがあります。たとえば表2・1 のように,SLP 命令では EDH が第1 オペコードで,76H が第2 オペコードです。また,LD g, g' 命令のように,命令コードの中にレジスタを識別するための3 ビットのフィールドをもっているものもあります。
- [3] オペランドを伴う命令の構成 オペランドは 1 バイト (表  $2 \cdot 2$ ) または 2 バイト (表  $2 \cdot 3$ ) の長さであり、イミーディエイトデータ m、n やディスプレースメント d となります。オペランドが 2 バイトの場合には 2 バイトのイミーディエイトデータ m または、ディスプレースメントとイミーディエイトデータで構成されています。オペランドが 2 バイト伴う 3 バイト命令は、m で構成され d はありません。

なお,オペランドが伴う命令でも LD g,mのように,オペコードの中にレジスタを識別するフィールドをもつ命令があります.

 $\begin{bmatrix} 4 \end{bmatrix}$  インデックスレジスタを使った命令 図 2・3 に示すように、HL または (HL) をオペランドとしてもつ命令のみ、 $HL \rightarrow IX$ または IY、 $(HL) \rightarrow (IX+$ 

#### 2. CPU アーキテクチャ




図 2・3 インデックスを使った命令の構成

- d) または (IY+d) と置き換えると、同じオペレーションでインデックスレジスタを使った命令となります。オペコードは IX の場合先頭に DDH を、IY の場合では FDH を付加します。ただし例外もあり、JP(HL) の場合は HL→IXまたは IY に置き換えます。また、「EX DE、HL」の場合は置き換えると未定義コードとなります。
- [5] 未定義コード 第1オペコードには未定義コードがありませんが、第2オペコードまたは第3オペコードには未定義コードがあります。64180では、未定義コードを CPU がフェッチすると、TRAP 割込みが発生します。詳細は、「9・7 ノンマスカブルな割込み」を参照してください。

### 2・4 データの配置

64180 の命令では、転送命令やプログラム制御命令などで指定されるメモ リやレジスタへの 8 ビットデータの配置には、次のような場合があります。

[1] **レジスタとイミーディエイトデータ** 図  $2\cdot 4$  のように、オペコードの次に配置されたイミーディエイトデータ n が、レジスタペアや 16 ビットレジスタの下位 8 ビットに対応します、上位 8 ビットはmが対応します。




図 2・4 レジスタとイミーディエイトデータ mnとの対応関係




図 2・5 イミーディエイトデータによるアドレスの生成

- 2. CPU アーキテクチャ
- [2] **アドレス生成** イミーディエイトデータ mn によるアドレス生成で す. 図2.5のように、アドレスの上位8ビットはmによって、下位8ビットはn によって生成されます.
- [3] レジスタと間接アドレシングによるメモリデータとの対応 LD IX, (mn) 命令時です. アドレス生成は図 2·5 と同じであり、そのアドレスで示され るメモリとレジスタとの対応は図2・4と同等です。 ただし、この時 PC は mn に 置き換えます.





図 2・6 プログラムカウンタ PC の更新

- [4] プログラムカウンタ PC の更新 図 2・6に示します. PC の下位 8 ビットには、「CALL mn」「JP mn」命令の場合はイミーディエイトデータ nが、「RET」命令の場合はスタックポインタ SP で示されるスタックの内容が転送されます. 上位 8 ビットにはそれぞれの命令で、イミーディエイトデータ m または SP+1 で示されるスタックの内容が転送されます. 「CALL mn」命令では、その前に PC の内容がスタックへ退避されます.
- [5] **レジスタとスタックとの対応** 図 2・7 に示します. レジスタペアや 16 ビットレジスタの上位 8 ビットは、PUSH 命令では SP-1 で示されるスタックの内容が、POP 命令や交換命令では SP+1 で示されてスタックの内容が対応します. 下位 8 ビットは、それぞれ SP-2 と SP で示されるスタックの内容が対応し応します.






図 2・7 スタックの内容とレジスタとの転送または交換

## 2・5 アドレシングモード

- [1] インプライド(IMP) オペコード中に含まれる情報に基づくレジスタアドレシングモードです。たとえば、DAA、CPL、RLA命令などが相当します。
- [2] レジスタダイレクト(REG) オペコード中の 2 ビットまたは 3 ビットで表されるフィールドによって、8 ビット、16 ビットのレジスタが指定されるアドレシングモードです。「LD B, C」、「INC B」、「MLT BC」命令などが相当します。
- [3] **レジスタインダイレクト**(REGI) 図 2・8 にこのアドレシングモードを示します。汎用レジスタを 16 ビットのアドレスレジスタとして使用し、これによってメモリ上のオペランドを指定するアドレシングモードです。「DEC(HL)」、「RL(HL)」、「LDD」命令などが相当します。
- [4] インデックス(INDX) 図  $2\cdot9$  にこのアドレシングモードを示します。 インデックスレジスタ(IX, IY)とディスプレースメント(d)との加算によって実効アドレスを生成するアドレシングモードです。「RL(IX+d)」,「DEC(IX+d)」,「SLA(IY+d)」。命令などが相当します。




図 2・8 REGI アドレシング




図 2・9 INDXアドレシング

[5] **エクテンド**(EXT) 図 2・10 にこのアドレシングモードを示します. 命令の 2 バイトを 16 ビットのアドレスとして,直接メモリ上のオペランドを指 定するアドレシングモードです.「CALL」,「JP」命令などが相当します.




図 2・10 EXTアドレシング

[6] イミーディエイト(IMMED) 図  $2\cdot11$  にこのアドレシングモードを示します。命令中の 1 バイトまたは 2 バイトを直接オペランドとして使用するアドレシングモードです。「LD A, OOH」,「LD HL, 55 AAH」などが相当します。



図 2·11 IMMED アドレシング

[7] **リラティブ**(REL) 図 2・12 にこのアドレシングモードを示します. プログラムカウンタにディスプレースメントを加算して、ブランチアドレスを生成するアドレシングモードです.「JR」、「DJNZ」命令などが相当します.




図 2・12 REL アドレシング

[8] IO I/O命令においてのみ使用されるアドレシングモードです.

## 2・6 メモリ空間と 1/0 空間

[1] 概 要 64180 では図 2・13 のように、データをアクセスする空間はメモリ空間と I/O 空間の 2つがあります。 CPU が直接指定できるメモリ空間は  $2^{16} = 64 \text{ K}$  バイトであり、I/O 空間も64 K バイトです。 また、64180 は MMU (Memory Management Uuit) を内蔵しているので、MMU を通じてメモリ空間は最大 1 M バイトに拡張できます。




図 2・13 メモリ空間・I/O空間

- [2] メモリ空間 メモリ空間をアクセスする場合、制御信号のMEが "L"になります。メモリ空間へのアクセスは、CPU または DMAC (Direct Memory Access Controller)が行います。CPUでは、「LD (HL)、A」や「PUSH BC」「POP BC」命令などの通常の命令にて行われます。DMACでは、メモリ空間をアクセスするか I/O 空間をアクセスするかを内蔵レジスタで設定し、メモリ空間が選択されると、CPUを介せずに直接アクセスされます。DMAC がメモリ空間をアクセスする場合は、CPUと同じように ME、RD、WR などの制御信号を出力します。
  - [3] I/O 空 間 I/O 空間をアクセスする場合,制御信号の $\overline{IOE}$ が

"L"になります。I/O 空間へのアクセスも,CPU または DMAC が行います。 CPU では,I/O 空間をアクセスするための特別な命令(IN/OUT 命令)にて行います。DMAC では,内蔵 I/O レジスタで I/O 空間のアクセスを設定し,I/O 空間が選択されると CPU を介せずに直接アクセスされます。

I/O 空間の一部は図  $2\cdot 13$  の点線で示すように、内蔵の I/O レジスタがマッピングされています。そのアドレスについては付録を参照してください。なお、この内蔵 I/O レジスタのアドレスは上位 8 ビットは OOH に固定されており、下位 8 ビットは次のようになっています。ビット 0 からビット 5 は各レジスタに固有の値であり、ビット 6 とビット 7 は、I/O コントロールレジスタの IOA6 と IOA7 で設定します。したがって、図  $2\cdot 14$  に示すように 64 バイト単位で 4 か所に移動できます。




図 2・14 1/0アドレスマップ

## 2・7 命令の分類

64180 の命令は、表 2・4 に示す 5 種類に大別できます。

[1] 演 算 命 令 メモリや8ビットまたは16ビットレジスタの数学的な論理演算を行う命令です。加算、減算、8ビット乗算、論理積、論理和、排他

表 2・4 命 令 の 分 類

No.	大分類	中分類	小 分 類		
1 演算命		算術論理演算 (8ピット)	ADD, ADC, SUB, SUBC, AND, OR, XOR CP, INC, DEC, TST, CPL, MLT, NEG		
	演算命令	ローテートおよびシフト	RLA, RL, RLCA, RLC, RRA, RR, RRCA RRC, SLA, SRA, SRL, RLD, RRD		
		ビット操作	SET, RES, BIT		
		算 術 演 算 (16ピット)	ADD, ADC, INC, DEC, SBC		
2 転送命令	8 ピット転送	レジスタ · · · レジスタ レジスタ · · · メモリ			
		16ビット転送	レジスタ ・・・ レジスタ レジスタ ・・・ メモリ		
	転送命令	ブロック転送	LDD, LDI, LDDR, LDIR		
		ブロックサーチ	CPD, CPI, CPDR, CPIR		
		スタック処理	PUSH, POP		
		交 換	EX, EXX		
3	プログラム 制 御 命 令	_	CALL, JP, JR, DJNZ, RET, RETI, RETN, RST		
4 I		入 力	IN, INO, TSTIO		
	I/O命令	出 カ	OUT, OUTO		
		ブロック入力	IND, INI, INDR, INIR		
		ブロック出力	OTDM, OUTI, OTIM, OUTD, OTDMR, OTDR, OTIR, OTIMR		
	特殊制御	演 算	DAA, SCF, CCF		
5		割 込 み	EI, DI, IM		
5		動作モード	HALT, SLP		
		その他	NOP		

的論理和、インクリメント、デクリメント、コンペア、ローテートやシフト、ビットセットやリセット、ビットテストなどがあります。加算と減算、ローテートとシフトにはキャリーとともに実行する命令があります。

- [2] 転送命令 8ビットまたは16ビットのレジスタやメモリの内容を転送する最も基本的な命令です。単なるデータ転送のほかに、汎用レジスタをいくつか使って複数バイト転送するブロック転送命令やブロック比較命令、レジスタをスタックへ退避したり復帰したりする命令、レジスタとレジスタまたはスタックとの交換命令があります。
- [3] プログラム制御命令 プログラムの流れを制御する命令です. プログラムを分岐するジャンプ命令とサブルーチンコール命令, サブルーチンや割込み処理ルーチンからの復帰命令があります. また, 特定のアドレスへ強制的に分岐するリスタート命令もあります.
- [4] I/O 命 令 I/O とのデータの読出し・書込みを行う命令です. I/O 空間の上位 8 ビットが常に OOH とした命令もあり、64180 の内蔵 I/O レジスタのアクセスに使います.
- [5] 特殊制御命令 1~4以外の命令で,10進補正,キャリー制御,割込み制御,およびホルトやスリープモード選択命令などがあります。



## 3. C P U

64180は「システム集積型」マイコンですが、ROMやRAMなどのメモリを内蔵していません.また、内蔵 I/O 機能だけでは不足する場合もあります。そのため、外部にメモリや I/O 機器を接続します。そこで、64180 はこれらを制御するための信号をもっており、そのタイミングは各種メモリや周辺 LSI とのインタフェースが容易となるように Z80 から変更されています。 Z80 周辺 LSIについては、64180 Z 版にてインタフェースが容易となるように工夫されています。

## **3・1** メモリリードサイクル・ ライトサイクル

- [1] 概 要 メモリ空間へアクセスするときのサイクルで、1 サイクルは  $T_1$ 、 $T_2$ 、 $T_3$  ステートで構成されています。低速メモリのアクセスの場合は、ウェイトステートとして  $T_w$  が  $T_2$  と  $T_3$  の間に挿入されることがあります。
- [2] メモリリードサイクル オペコードフェッチ以外のメモリリードサイクル(図  $3 \cdot 1$ )です。そのシーケンスは次のとおりです。①  $T_1$ ステートの前半でプログラムカウンタ PC の内容がアドレスバスに出力されます。②  $T_1$ ステートの後半で, $\overline{ME}$  と  $\overline{RD}$  がアクティブになりメモリへの起動がかかります。③ データバス上にのったメモリリードデータを, $T_3$ ステートの  $\phi$ クロックの立下リで  $\overline{CPU}$  は取り込みます。そのとき, $\overline{ME}$  と  $\overline{RD}$  は  $\overline{T_3}$  ステートの後半でインアクティブとなります。④ アドレスバスは,次のサイクルの先頭までそのアドレスを保持しています。




図 3・1 メモリリードサイクル

- [3] メモリライトサイクル このサイクル(図 3・2)のシーケンスは次のとおりです。① アドレスは  $T_1$  ステートの前半で出力されます,②  $T_1$  ステートの後半で, $\overline{ME}$  をアクティブにすると同時にメモリライトデータが出力されます,③  $T_2$  ステートの前半で  $\overline{WR}$  がアクティブとなって,メモリに起動がかかります,④  $\overline{ME}$  と  $\overline{WR}$  は  $T_3$  ステートの後半でインアクティブとなりますが,メモリライトデータは次のバスサイクルの先頭まで保持されています。
  - $\overline{Z80}$ では、 $\overline{WR}$ がアクティブになるタイミングは  $T_2$ ステートの後半です。64180




図 3・2 メモリライトサイクル

は、半クロック速くアクティブとなります.

[4] ウェイトステートが挿入されている場合 ウェイトステート  $T_W$ は、 $T_2$ ステートと全く同一動作をします。したがって、アトレス、 $\overline{ME}$ 、 $\overline{RD}$ 、 $\overline{WR}$  などは、 $T_2$  ステートから引き延ばされています。 $T_W$  ステートの挿入法は、端子要求によるものとソフトウェアによるものとがあります。

## **3・2** 1/0 リードサイクル・ ライトサイクル

- [1] 概 要 内蔵 I/O レジスタや外部 I/O 空間へのアクセス時のサイクルです。外部空間へのアクセス時では、1 サイクルが  $T_1$ ,  $T_2$ ,  $T_W$ ,  $T_3$  ステートで構成されています。低速 I/O の場合、さらに  $T_W$ が挿入されることがあります。




図 3・3 1/0 リードサイクル




図 3・4 1/0ライトサイクル

ます、④ アドレスは次のバスサイクルの先頭まで保持されています。

**Z80** では、IORQ と RD のアクティブタイミングは  $T_2$  ステートの前半ですので、64180 は半クロック速くアクティブとなります。

[3] I/O ライトサイクル このサイクル(図 3・4)のシーケンスは次のとおりです。①  $T_1$  ステートの前半で,アドレスがアドレスバスに出力されます,②  $T_1$  ステートの後半で $\overline{IOE}$  はアクティブとなり,同時に I/O ライトデータが出力されます,③  $T_2$  ステートの前半で $\overline{WR}$  はアクティブとなり,I/O に起動がかかります,④ ライトデータは次のバスサイクルまで保持されていますが, $\overline{IOE}$  と $\overline{WR}$  は  $T_3$  ステートの後半でインアクティブとなります.

**Z80**では、IORQのアクティブタイミングは $T_2$ ステートの前半ですので、64180は半クロック速くアクティブとなります。

- [4] **ウェイトステート挿入の場合** これらのサイクルでも、メモリリード・ライトサイクル同様に、 $T_w$  をさらに挿入することができます。
- [5] 64180Z版の場合  $\overline{IOE}$   $\geq \overline{RD}$  のアクティブタイミングを,ソフトウェアで  $T_2$  の前半に変更することができます.内蔵の動作モードコントロールレジスタの  $\overline{IOC}$  ビットを"0"に設定します.Z80 周辺 LSI  $\geq EEE$  とのインタフェースに便利です(図 3.5,図 3.6).




図 3·5 I/Oリードサイクル (IOC = "0" の場合)

#### 3. CPU タイミング




図 3・6 I/Oライトサイクル (IOC = "0" の場合)

64180Z (Z180) では、Z80 周辺 LSI とのインタフェースが容易になります。
64180R1 版から、LIR、IOE、RD タイミングと RETI 命令の実行タイミング
が改善されています。Z80 周辺 LSI を使用するシステムには、64180Z が適し
ているでしょう。

44

## **3・3** オペコードフェッチ サイクルと命令の実行

- [1] オペコードフェッチサイクル このサイクル(図 $3\cdot7$ )は、メモリリードサイクルと同様に $T_1$ ,  $T_2$ ,  $T_3$ から構成されていますが、次の点で異なります。
  - ① LIR 信号が "L" になります.
- ② リードデータは、半クロック速く確定しなければなりません。 $T_3$ ステートの $\phi$ クロックの立上リで、CPU はオペコードを取り込みます。




図 3・7 オペコードフェッチサイクル

また、オペコードフェッチサイクルでは、そのオペコードが1バイト目のオペコードであることを表すために、ST 信号が "L" になります。タイミングは  $\overline{ME}$  と同じです。

- [2] Z80 との相違 Z80 では1 サイクルが $T_1$ ,  $T_2$ ,  $T_3$ ,  $T_4$  で構成されており、 $T_3$  と $T_4$  はリフレッシュサイクルとも呼ばれています。64180 では、リフレッシュサイクルはオペコードフェッチサイクルと独立しており、非同期に入ります。また、Z80 では  $\overline{MREQ}$  と $\overline{RD}$  のインアクティブタイミングは $T_3$ の前半なので、64180 は半クロック遅くインアクティブとなります。
- [3] 命令の実行 CPUの基本動作は、1個または複数個のマシンサイクル(MC)によって構成されています。1マシンサイクルは、データのリード・ライトが伴う場合では $T_1$ ,  $T_2$ ,  $T_3$  の3 ステートまたは $T_1$ ,  $T_2$ ,  $T_W$ ,  $T_3$  の4 ス

#### 3. CPU タイミング

テートですが、データのリードライトが伴わない場合では、1マシンサイクルが1ステートです。なお、システムに使用しているメモリまたはI/Oのアクセスタイムが長い場合は、 $T_3$ の前に $T_w$ を挿入してマシンサイクルを引き延ばします。

[4] 命令の実行タイミング例 I/O 命令 OUTO(m), A の例を示します. この命令は、2 つのオペコードフェッチと1 つのオペランドリード、さらにI/O ライトと CPU 内部状態から成ります。図  $3\cdot8$  の例では、メモリ空間をアクセス時  $T_W$  が挿入されない場合を示しています。





図 3·8 基本命令実行タイミング(OUTO(m), Aの場合)

## 4. メモリマネジ メントユニット

64180 は、8 ビットの CPU で世界で初めて 1 Mバイトのアドレス空間をサポートした MMU(メモリマネジメントユニット)を内蔵しています. 従来の 8 ビット CPU はプログラムエリアが64K バイトという制約があり、多くの応用機器においてアドレス空間が不足していました。64180 は、こうした大容量のメモリを必要とする応用機器で使用されることが多いバンクスイッチ方式の MMUを内蔵しています.

## 4·1 MMUの概念

[1] 64180 内蔵 MMU の機能 Z80をはじめ、8 ビット CPU は16 ビットのアトレスをもっています。したがって 8 ビット CPU は、接続できるメモリが $2^{16} \rightarrow 64$  K バイトとなります。






図 4・1 64180 の MMU の機能と構成

一方、現在多くの応用分野において、64 K バイトではメモリ空間が不足することが多くなっています。64180 のメモリマネジメントユニット (Memory Management Unit) は、バンクスイッチにより 64 K バイトを超える大容量のメモリを接続可能とします。具体的には、64180 o MMU は最大  $20 \text{ ビットの物理アトレスを生成します。すなわち、} 64180 は <math>2^{20} \rightarrow 1 \text{ M}$  バイトのメモリ空間をもつことができます (図  $4 \cdot 1$ )。

[2] 64180 内蔵 MMU の構成 64180 の MMU は、16 ビットの論理アドレ 48 スを 20 ビットの物理アドレスに変換するため、3 つのレジスタをもっています。 これらのレジスタは、MMU コモン/バンクエリアレジスタ、MMU バンクベース レジスタ、MMU コモンベースレジスタと呼ばれ、I/O 空間上に配置されていま す。64180 の MMU は、この 3 つのレジスタと制御、演算回路により構成されて います。

- [3] **MMUの動作範囲** 64180 の MMUは, CPU がメモリをアクセスする 場合に動作します。これは以下に示す 4 通りの場合です。
  - (1) オペコードフェッチ
  - (2) メモリヘのデータのリード/ライト
  - (3) 割込みベクタリングアドレス生成
  - (4) 割込みのリスタートアドレス生成

同じメモリへのリード/ライトでも、内蔵の DMAC 動作中は MMU はバイパスされ、内蔵 DMAC から直接物理アドレスが出力されます。また、I/O 空間へのリード/ライトの場合も MMU はバイパスされます。この場合、 $A_{15} \sim A_0$  には有効な I/O アドレスが出力されますが、 $A_{19} \sim A_{16}$  には OOH が出力されます。

### 4・2 MMU の 動作

#### 4・2・1 エリアレジスタの機能

[1] 論理空間の分割 64180の MMU は、64 K バイトの論理アドレス空間を最大3つのエリア (コモンエリア 0、バンクエリア、コモンエリア 1) に分割します。この分割の指定を行うのが、 MMU コモンバンクエリアレジスタ (以下エリアレジスタと略す) です。

このエリアレジスタは8ビットから成り、上位4ビットでコモンエリア1の下限を,下位4ビットでバンクエリアの下限を指定します。エリアレジスタの構成と機能を図4・2に示します。これら4ビットの指定は、おのおのの空間の最上位4ビットのアドレス  $(A_{15}\sim A_{12})$  に対し有効となります。





図 4・2 論理空間の分割

[2] エリアレジスタの設定例 たとえば、エリアレジスタに 'D4H' の設定を行うと、コモンエリア1の下限の指定は 'D' となり、DOOOHからFFFFH がコモンエリア1となります。同様に、バンクエリアの下限の指定は '4' となり、4000Hから CFFFHがバンクエリアとなります。 コモンエリア 0 の下限は常に 0 であるため、OOOH~3FFFH がコモンエリア 0 となります (図  $4 \cdot 3$ )。






図 4・3 エリアレジスタの設定例

これ以外にも、コモンエリア1の下限=バンクエリアの下限(>0)の設定により、コモンエリア1とコモンエリア0により2分割の構成をとったり、コモンエリア1の下限>バンクエリアの下限=0の設定により、コモンエリア1とバンクエリアにより2分割の構成をとったり、コモンエリア1の下限=バンクエリアの下限=0の設定により、コモンエリア1により論理空間を構成することもできます。このように、エリアレジスタの設定により4通りの論理アドレス空間の組合せのうち1つを選び、各エリアの空間の大きさを指定することができます。

なお、エリアレジスタはリセット直後 FOH に初期化されます.

コモンエリア1の下限アドレスとパンクエリアの下限アドレスは、常にコモンエリア1の下限アドレスが大きくなるように設定する必要があります。すなわちパンクエリア $\geq 0$ となる必要があります。

#### 4. メモリマネジメントユニット

#### 4・2・2 ベースレジスタの機能

#### [1] ベースレジスタ ベースレジスタ(MMUコモンベースレジスタ,MMU




図 4・4 論理空間から物理空間への写像

**バンクベースレジスタ**を総称してベースレジスタと呼び、以下この2つのレジスタをベースレジスタと略す)は、エリアレジスタによって分割された3つのエリアのうち、コモンエリア1とバンクエリアに対しオフセット値を与えるレジスタです。すなわち、この2つのエリアの論理アドレスに対してはベースレジスタの値が加算され、実際にアクセスされる物理アドレスが決定されます。それぞれコモンエリア1に対してはコモンベースレジスタ、バンクエリアに対してはバンクベースレジスタが対応しています(図4・4)。

[2] 物理アドレスの生成 たとえば、バンクエリア上のメモリ(論理アドレスで指定)をアクセスしたとします。このときの論理アドレスとバンクベースレジスタの値が加算され、物理アドレスが生成されます。実際の加算は次のように行われます。論理アドレスの最上位の4ビット( $LA_{15}\sim LA_{12}$ )とベースレジ




図 4・5 物理アドレスの生成

#### 4. メモリマネジメントユニット

スタの下位 4 ビット( $B_3 \sim B_0$ )が加算され、物理アドレスの  $A_{15} \sim A_{12}$  が生成されます。また、この加算の際のキャリーとベースレジスタの上位 4 ビット( $B_7 \sim B_4$ )が加算され、物理アドレスの  $A_{19} \sim A_{16}$  に出力されます。論理アドレスの下位 12 ビット( $LA_{11} \sim LA_0$ )はスルーで物理アドレスの  $A_{11} \sim A_0$  となります。この物理アドレスの生成の様子を 2 4.5 に示します。

これはコモンエリア1についても全く同様で、この場合のオフセット値としてはコモンベースレジスタが使用されます。ただし、コモンエリア0についてはオフセット値は常に'0'となります。すなわち、コモンエリア0は常に論理アドレス・物理アドレスであり、物理空間上の0番地から配置されます。

なおベースレジスタは、リセット直後コモンベースレジスタ、バンクベースレレジスタとも OOH に初期化されます。したがって、この状態では論理空間=物理空間になっており、Z80 同様 64K バイトの論理アドレス空間をもつ CPU に見えます。

#### **4・3** MMUの使用例

#### 4・3・1 ROM と 256KDRAM のアクセス

[1] マッピングの検討 64180の MMU を使用し、32 K バイトの EPROM (27256) と 256 K バイトの RAM (DRAM 日立 HM51256 など) をアクセスする方法を考えてみましょう (図 4・6).

プログラムエリアとして 64 K バイトの論理アドレス空間のうち 32 K バイトを ROM に割り当てます。これでプログラムは論理空間上に常駐していることになります。残りの 32 K バイトを RAM エリアとして割り当てます。ここでスタックなどのワークエリアを設けるため、4 K バイトだけはコモンエリア 1 に割り当てます。コモンベースレジスタは固定とし、論理空間上の最上位に常駐させます。残った 28 K バイトはバンクエリアに割り当て、バンク切替えを行ってデータメモリエリアとして使用します。

- [2] **エリアレジスタの設定** 前述のマッピングを実現するため、エリアレジスタに F8 H を設定します。この設定によりワークエリアのためのコモンエリア 1 が FOOOH から FFFFH、データメモリのためのバンクエリアが 8000H から EFFFH、プログラムエリアのためのコモンエリア 0 が OOOOH から 7FFFH となります。
- [3] ベースレジスタの設定 256KDRAM は、64180の1 Mバイトのアドレス空間の COOOOH から FFFFFH に割りつけます。このうち FFOOOH~FFFFFH の 4KB をコモンエリア1に割り当て、ワークエリアとして使用します。コモンベースレジスタには FOH を設定します。この値は固定とし書き換える必要はありません。DRAM の残りの252 Kバイトを 28 K バイトのバンクエリアのバンク切替えでアクセスします。この場合 9 個(252÷28)のバンクをもつことができます。その分割は、バンクエリア(1)は COOOOH~C6FFFFH、バンクエリア(2)は C7OOOH~CDFFFFH などとなります。たとえば、バンクエリア(1)をアクセスしようとした場合、バンクベースレジスタに B8H を設定することになります。

#### 4. メモリマネジメントユニット




図 4・6 32Kバイト ROM と 256Kバイト RAM のアクセス

#### 4·3·2 1M バイトを超えたアドレスのアクセス

コモンエリア1によるコモンエリア0のアクセス 64180の MMU では、論理アドレスとベースレジスタの和が20ビットのアドレス幅を超える場合があります。たとえば、コモンエリア1がFOOOH~FFFFHの場合、コモンベースレジスタにFFHを設定したとします。この結果は、コモンエリア1に相当する物理アドレスが10EOOOH~10EFFFHとなり、20ビットの物理アドレス幅を超えています。この場合、オーバフローした21ビット目の値は無視され、実際の物理アドレスとしてはOEOOOH~0EFFFHが出力されます。すなわち、FFFFFHを超えた物理アドレスが生成されるとキャリーが無視され、OOOOHからアクセスされることになります。




図 4·7 1M バイトを超えたアドレスのアクセス

#### 4. メモリマネジメントユニット

これを利用して、コモンエリア1のウィンドーからコモンエリア0に相当する 論理アドレスをアクセスすることができます。たとえば、コモンベースレジスタ にFOHを設定することにより、コモンエリア0のOOOOH~OFFFH がアクセ スされ、FOH を設定すると 1000H~1FFFH がアクセスされます(図 4・7)。

ベースレジスタ設定時に自分自身を制御するベースレジスタを変更すると、プログラムが複雑になるため、注意が必要です。




図 4・8 ベースレジスタの設定

たとえば、コモンベースレジスタをコモンエリア 1 から変更した場合です。ベースレジスタの変更を行うと、ベースレジスタへの I/O ライトサイクルの直後から、新しいベースレジスタの値に基づいた物理アドレスからオペコードをフェッチします。したがって、ベースレジスタへのライト命令 [OUTO(m), A など]がコモンエリア 1 (バンク A) の nnnnn 番地にあると、次はコモンエリア 1 (バンク B) の nnmnn 番地からフェッチが行われます。したがって、コモンエリア 1 からコモンベースレジスタを変更する場合、プログラムの配置に工夫が必要です (図  $4\cdot8$ )。

こうした手間を避けるため、ベースレジスタを変更する場合、バンクベースレジスタの書換えはコモンエリア 0 またはコモンエリア 1, コモンベースレジスタの書換えはコモンエリア 0 かバンクエリアから行うのが便利です。



## 第Ⅱ編

## 周辺機能

システムインテグレーションとは、多くの周辺 機能を1チップ上に内蔵することであり、64180 はタイマ、非同期方式シリアル I/O、クロック同 期方式シリアル I/O、WAIT コントローラ、DRAM リフレッシュコントローラ、DMA コントローラ など豊富な周辺機能をオンチップしており、究極 の8ビットマイクロコンピュータと呼ばれていま す。特に、2チャネルの非同期方式シリアル I/O と2チャネルの DMA コントローラは、多くのシ ステムのプリント基板サイズを小さくしました。



# 5.9 1 7

NC やプリンタなどの多くのアプリケーションでは、タイムベースやパルス出力などを制御するタイマが必要になることがあります。64180では、16 ビットデータ長のプログラマブルリロードタイマを2 チャネル内蔵しています。そのうち、チャネル1にはタイマ出力端子をもっています。これらのタイマを使用することにより、ソフトウェアの負担が軽減できます。

### 5・1 タイマの構造

64180 にはプログラマブルリロードタイマが 2 チャネルあります. 図 5・1 の各 ユニットは、次のような動作をします.

[1] **タイマデータレジスタ** データ長が16ビットのレジスタです。タイマ動作の起動がかかると、øクロック 20 個に1回デクリメントします。そして、レジスタの内容が OOOOHになると、リロードレジスタの内容がタイマデータレジスタにコピー(リロード)されます。CPU はタイマデータレジスタを8ビット単位で読書きでき、リードする場合、通常まず下位8ビットを読み、続いて上位8ビットを読みます。




図 5・1 プログラマブルリロードタイマのブロック図

- [2] **タイマリロードレジスタ** データ長が16ビットのレジスタです.この レジスタは、タイマデータレジスタにコピーされる定数を保持しておくためのレ ジスタです. CPUからデータを8ビット単位で読書きできます.
- [3] **タイマ出力回路** TOUT端子状態を制御する回路です。TOUT端子は、アドレスの $A_{18}$ と兼用しています。"1"出力、"0"出力、トグル出力の3つのうちの1つを選択できます。なお、この回路はチャネル0にはなく、チャネ

ル1だけにあります.

- [4] 割込み回路 タイマデータレジスタの内容がOOOHとなると, タイマインタラプトフラグ(TIF)が"1"にセットされます。タイマインタラブ トイネーブル (TIE) が "1" に設定されていると、CPU へ割込みを要求します.
- [5] **タイマコントロールレジスタ** タイマ動作を制御するレジスタです. それぞれのビットの機能は図5·2に示されています. TOC0、TOC1ビットを除 いて、"0"はチャネル0を"1"はチャネル1を表しています。
- [6] プリスケーラ 入力は øクロックで、分周比は 20 です. しかしなが らこの分周比は変更することができません.





図 5・2 タイマコントロールレジスタ

65

## 5・2 リロードタイマの動作原理

[1] 概 要 64180 のタイマは、ダウンカウント方式のプログラマブルリロードタイマです。タイマデータレジスタは、20 ¢クロックごとに1つずつダウンカウントします。そして、その内容が OOOOH となったとき、次の3つの動作が同時に行われます。①タイマリロードレジスタの内容がタイマデータレジスタへコピー(リロード)されます、②タイマ出力端子(TOUT)のレベルが変化します、③ TIF(タイマインタラプトフラグ)を"1"にセットして、CPUに割込みを要求します。その後、再びリロードされた値からダウンカウントします。



**図 5・3 リロードタイマの動作原理** 

- [2] **タイマ出カ** トグル出力を選択している場合,**図5・3**のように前の状態を反転します。タイマリロードレジスタの値を変えなければ,デューティ比50%の矩形波が得られます。図では,途中でタイマリロードレジスタの値を変えているので,タイマ出力の周期が変化しています。
- [3] タイマ割込み アップカウント方式のリロードタイマと異なり、タイマリロードレジスタに値を設定した後の最初のリロード時からこの設定値が適用されます。この際、割込み周期は、タイマリロードレジスタの値に1を加えて20 tcyc を乗した時間となります。ここで tcyc は動作周波数の逆数です。TIF はタイマコントロールレジスタをリードした後、続けてタイマデータレジスタの上位または下位8ビットをリードすることによりリセットします。通常は、タイマ割込みルーチンの中でリセットします。
- [4] **タイマ出力の周期と割込み要求の周期** それぞれの最小値は,80 tcyc と 40 tcyc です。そのときのタイマリロードレジスタの値はOOO1Hです。逆に最大値は,OOOOHとした場合です。そのときのタイマ出力の周期は65537(1000OH+1)×40 tcyc で,割込み要求の周期は65537(100OOH+1)×20 tcyc です。

## 5・3 タイマの使用例

[1] **音 出 カ** タイマチャネル 1 を使用し、そのタイマ出力端子 TOUT よリパルスを出力して、音階を出す場合の例を示します。

TOUT 出力をトグル出力にした場合、タイマデータレジスタの内容がOOOOH となるごとに前の状態を反転するので、その反転する時間を調節することによりある一定周期の矩形波を出力します。そして、この矩形波をアンプを通じてスピーカに入力すれば、音として取り出すことができます(図5・4参照)。

今、タイマリロードレジスタ1 (RLDR1)の値を途中で変えなければ、その音の周期は図5・5の式で表されます。この式から、動作周波数とRLDR1 の値を与えると、任意の周期の音が出力されます。逆に、希望する音を出すためには、RLDR1 の値をこの式から逆算して求めればよいでしょう。




表 5・1 音出力データ

音階		RLDR1の値	
記号	周波数 [Hz]	10 進	16 進
۴	523.25	293	0125
シ	493.88	310	0136
ラ	440.00	348	0150
ソ	392.00	391	0187
ファ	349.23	439	01B7
=	329.63	465	01D1
レ	293.66	522	020A
۴	261.63	586	024A

fcl=6.144MHz 時

この方法により、7音階を与える RLDR1 の値を求めたものが表  $5 \cdot 1$  です。た だし、動作周波数  $f_{cl}$  は 6.144 MHz です。例として、「ラ」の音を出す場合のプログラミング例を図  $5 \cdot 6$  に示しました。このリロードタイマを使用すれば、簡単なプログラムで任意の音を出せることがわかると思います。

図 5・6 「ラ」の音を出すプログラム例

[2] タイムベース 周期 0.1 秒のソフトタイマを考えます。割込みを使用し、CPU  $\land$  0.1 秒ごとに割込み要求を出す場合です。割込み要求はタイマデータレジスタが OOOOH となったとき発生するので、その周期は T/2 で与えられます。したがって、0.1 秒ごとに割込み要求を発生させるために、タイマリロードレジスタへは 40~000-1=39~999(16 進では、9C3FH)を与えます。ただし、図  $5\cdot5$ の式を使用し T=0.2 秒、 $f_{cl}=8$  MHz としています。この値を RLDR に書き込み、割込みをイネーブルにした後タイマを起動させます。



# 6. 非同期方式 シリアルI/O

非同期方式シリアル I/O は、パソコン、プリンタなど多くのアプリケーションで使用されている通信の代表的な方式です。ACIAや UART などいろいろな呼び方がありますが、64180では ASCIと呼んでいます。ASCIは、スタートビットとストップビットをデータストリングの中にもっているのが特徴であり、スタートビットで同期をとるためクロック信号を送る必要がありません。

## **6・1** シリアルコミュニケーション インタフェースの分類

マイクロコンピュータに内蔵されているシリアルコミュニケーションインタフェースは、 $② 6 \cdot 1$  に示すように非同期方式シリアル I/O と同期方式シリアル I/O に分類することができます。

[1] 非同期方式シリアル I/O 別名「調歩同期式シリアル I/O」と呼ばれる非同期式シリアル I/O は、パソコン、プリンタなど多くのアプリケーションで使用されています。64180 ファミリーでは、この非同期方式シリアル I/OをASCI (Asynchronous Serial Communication Interface) と呼んでいます。




図 6・1 シリアルコミュニケーションインタフェースの分類

#### 6・1 シリアルコミュニケーションインタフェースの分類

ASCIの大きな特徴は、送信側のクロックタイミングと受信側のクロックタイミングが非同期でデータの送受信ができることです。このため、データストリングの中に同期をとるためのスタートビットおよびストップビットが必要です。

[2] **同期方式シリアル I**/O 同期方式シリアル I/O は、① クロック同期方式,② キャラクタ同期方式,③ ビット同期方式に分類できます。このうち 64180 ファミリーでは,クロック同期方式シリアル I/O(CSI/O: Clocked Serial Input Output) を内蔵しています。

CSI/Oは、マイコンとマイコンのインタフェース、マイコンと周辺 LSI とのインタフェースなどに使用されます。CSI/O の特徴は送受信のビットごとの同期を、クロックの立上リエッジまたは立下リエッジでとることです。このため、送信側と受信側が同じタイミングのクロックを用いてデータのやりとりをすることが必要となります。

キャラクタ同期方式シリアル I/O は、同期をとるための特定符号(SYN 符号)をデータの前につけて伝送する方式です。SYN 符号を 2 つつけてデータを送る方式を BISYNC と呼びます。SYN.符号を受信すると、その次からデータが連続して送られてくるものとして文字を組み立てていきます。

ビット同期方式シリアル I/O は、伝送路に一定のビットパターン(フラグパターン)を送出しておくことにより、送信側と受信側の同期をとる方式です。フラグパターン以外のデータを受信するとデータが送られてきたと判断し、再びフラグパターンを検出するまでその間の信号をデータとみなします。

## **6・2** ASCI の構成と機能

64180 ファミリーは、ASCIを2チャネル内蔵しています. ASCIは図6・2に示すように、受信側がレシーブシフトレジスタ、レシーブデータレジスタから成り、送信側がトランスミットシフトレジスタ、トランスミットデータレジスタから成っています. さらに、送信/受信の制御のためのコントロールレジスタ2個と、ASCIの状態を示すステータスレジスタから構成されています.




図 6・2 ASCI ブロック図

- [1] ASCIによるデータ受信 コントロールレジスタにある RE (Receive Enable) = "1"で受信可能な状態となります。RXA $_0$  端子から入力されたデータはまず,レシーブシフトレジスタへ1ビットずつ取り込まれシフトされます。1 バイトのデータの受信が終了すると,受信したデータは自動的にレシーブデータレジスタへ転送されます。この状態で次の新しい受信データが,再びレシーブシフトレジスタへ取込み可能となります。つまり,受信部はレシーブシフトレジスタとレシーブデータレジスタの2重バッファ構成となっていますので,1 バイト受信後,次のデータの受信が完了する前までに受信データをレシーブデータレジスタから読めばよいようになっています。レシーブデータレジスタに受信データが送られてくると,ステータスレジスタの RDRF (Receive Data Register Full) が"1"にセットされます。
- [2] ASCIによるデータ送信 コントロールレジスタの TE (Transmit Enable) = "1" で送信可能な状態となります。1 バイトの送信データは、まずトランスミットデータレジスタへ書き込まれます。トランスミットシフトレジスタがからになると、トランスミットデータレジスタから自動的にトランスミットシフトレジスタへ転送され、1 ビットずつ  $TXA_0$  端子からデータが送信されます。送信側もトランスミットデータレジスタとトランスミットシフトレジスタの 2 重パッファ構成になっていますので、トランスミットデータレジスタがからになる (ステータスレジスタにある TDRE: Transmit Data Register Empty が"1")と次の送信データを書き込むことができます。つまり、データを  $TXA_0$  端子から送信しながら次のデータも書くという並列処理ができますので、複数バイトのデータを高速に転送できます。

#### 6. 非同期方式シリアル I/O

## **6・3** ASCI のデータフォーマット および転送速度

[1] データフォーマット 図6・3 に示すように ASCIコントロールレジスタの MOD0~MOD2 を用いることにより、送受信のデータフォーマットを選択できます。データフォーマットは①スタートビット、②データ、③パリティビット、④ストップビットから構成されます。スタートビットはデータの最初のビット位置を示し必ず"0"です。一方、ストップビットはデータの最後を示し必ず"1"です。ストップビットは1ビットまたは2ビットのいずれかを選択できます。スタートビットに続くデータは7ビットと8ビットがあり、用途によりユーザが使い分けることができます。たとえば、ASCIIコードを送受信するときは7ビットのデータを使用します。

000	START	7bit data	STOP		
001	START	7bit data	251	гор	
10	START	7bit data	PARITY	STOP	
11	START	7bit data	PARITY	251	ОР
00	START	8bit data		STOP	
01	START	8bit data		2ST	ОР
10	START	8bit data		PARITY	STOP
11	START	8bit data		PARITY	2ST

図 6・3 データフォーマットの種類

#### 6・3 ASCIのデータフォーマットおよび転送速度

さらに、データ送受信の際、伝送路におけるエラーを検出するためにパリティビットの付加もできます。偶数パリティか奇数パリティかをコントロールレジスタの PEO(Parity Even or Odd) ビットで選択できます。このように、8種類のデータフォーマットが選択できます。

[2] 転 送 速 度 転送速度(一般にボーレート)を発生する方法は、図 6・4 に示すように内部クロックを使用する場合と外部クロックを使用する場合の 2 通りがあります。

内部クロックからボーレートを発生する場合,内部クロック ø はボーレート選択器, プリスケーラおよびサンプリングレート選択器を通って任意のボーレートとなります.

一方,外部クロックからボーレートを発生する場合,外部クロック端子 CKA より入力されたクロックは、プリスケーラとボーレート選択器を通らず直接サンプリングレート選択器の入力となり、ボーレートとなります。

サンプリングレート選択器は、ボーレートの 16 倍または 64 倍のサンプリング クロックを生成するために必要であり、この指定はコントロールレジスタ B の DR (Divide Ratio) ビットで行います。また、内部クロックからボーレートを生成する場合に限り、プリスケーラ( $\div 10$  または $\div 30$  の選択)およびボーレート 選択器( $\div 1 \sim \div 64$ )が有効となります。





図 6・4 ASCI のクロック発生回路

#### 6. 非同期方式シリアル I/O

## 6・4 ASCIのエラーチェック機能

**ASCI** が備えているエラーチェック機能には、① フレミングエラー、② パリティエラー、③ オーバランエラーの 3 種類があります。図  $6\cdot5$  にエラーの種類と概要を示します。

[1] **フレミングエラー** ASCIのデータフォーマットでは、データの最後



(3) オーバラン




図 6・5 エラーの種類

は必ずストップビット("1"レベル)でなければなりません。しかし、伝送路を通る間にストップビットが"1"から"0"に化けることがあります。このように変化したデータを受信すると、フレミングエラーが生じたとして、ASCI ステータスレジスタの FE(Framing Error)フラグを"1"にセットします。

- [2] パリティエラー 送信データが伝送路を通り正しく受信されたかチェックするために、パリティエラーチェック機能を用います。データの最後にパリティビットをつけて、データとパリティビットの"1"の数が偶数になるようにするのを偶数パリティ、"1"の数が奇数になるようにするのを奇数パリティと呼びます。送信側と受信側であらかじめ偶数パリティか奇数パリティのどちらで交信するのかを決めておくと、受信データとパリティビットの"1"の数でエラー検出ができます。パリティエラーを検出すると ASCI ステータスレジスタの PE (Parity Error) フラグに"1"をセットします。
- [3] オーバランエラー ASCI の受信側は、ASCI レシーブシフトレジスタと ASCI レシーブデータレジスタの2重パッファ構成ですが、受信したデータが ASCI レシーブデータレジスタにまだ入っていて、CPU からまだ読まれていないときに次のデータの受信が完了した場合に、オーバランエラーが発生します。RDRF = "1" の状態で次の受信データの最後のビットまで受信したとき、ASCI ステータスレジスタの OVRN(OVer RuN error) フラグを "1" にセットします。これら4種類のエラーが発生すると、エラーフラグをセットするだけでなく割込みも発生させることができます。CPU はエラーチェックの結果に基づいて、それぞれのエラー処理を行い正しい送受信データのみ受け取ることが可能です。

## 6・5 モデム制御信号

モデム制御信号として、チャネル 0 には  $\overline{CTS_0}$  (クリア・ツー・センド)、 $\overline{RTS_0}$  (リクエスト・ツー・センド)、 $\overline{DCD_0}$  (データ・キャリア・ディテクト) の 3 端子があり、チャネル 1 には  $\overline{CTS_1}$  端子があります。これらのモデム制御信号は図  $6\cdot6$  に示すように、モデムと接続することにより多くのシリアル通信を必要とするアプリケーションに使用できます。 $\overline{CTS_0}$  および  $\overline{RTS_0}$  端子は、64180 からモデムへ送信するときの制御信号として使用され、 $\overline{DCD_0}$  端子は 64180 がモデムから受信するときの制御信号として使用されます。モデム制御信号を用いた送信および受信動作を、図  $6\cdot7$  を用いて説明します。

[1] 送信動作  $\overline{CTS_0}$ 端子は  $TDRE(トランスミットデータレジスタエンプティ) フラグを読出し可能とし、かつ送信データをモデムへ送るときの制御信号として使用されます。<math>\overline{CTS_0}="1"$ の間は、TDREは強制的に "0" レベルとなりますが、 $\overline{CTS_0}="0"$  になると TDRE は  $TDR_0$  (ASCIトランスミットデータレジスタ) の状態に従って変化します。つまり、 $\overline{CTS_0}="0"$ 、 $\overline{TDRE}="1"$ 




図 6・6 モデムとの接続




図 6・7 送/受信動作タイミング

RDR<sub>0</sub>リード

のときに  $TDR_0$ へ送信したいデータをライトすると、 $TXA_0$  端子よりデータが送信されます. 送信が終了すると  $\overline{CTS_0}$  端子を"1" レベルにして処理を終わります.

[2] 受 信 動 作 64180 はモデムに対する送信要求のため、 $RTS_0$  端子を"0"レベルにクリアします。モデムから送信するデータがある場合は、 $DCD_0$  端子が"0"レベルとなり、 $RXA_0$  端子よりデータが送られてきます。 $\overline{DCD_0}$  端子はモデムのキャリア検出を示す信号であり、"0"レベルの間は受信動作が可能です。"1"レベルになると受信動作はただちに中止されます。 $RDRF(レシーブデータレジスタフル) フラグが"1"になるのを確認したら、<math>RDR_0$ (ASCI レシーブデータレジスタ)をリードし、 $\overline{DCD_0}$ ="1"となり受信処理が終了すると  $\overline{RTS_0}$ を"1"へセットします。

### **6・6** ASCI の使用例

ASCI の具体的応用例の中には、 $64180 \leftrightarrow$  モデムのインタフェース、 $64180 \leftrightarrow$  ACIA (HD6850/HD6350) のインタフェース、 $64180 \leftrightarrow$  UART (8251) のインタフェースが考えられます。ここでは、 $64180 \leftrightarrow$  ACIA (HD6350) のインタフェースをハードウェア、ソフトウェアの両面から説明します。

[1] 64180 ↔ ACIA (HD6350) とのインタフェース 64180 で ASCIと呼んでいる非同期シリアルコミュニケーションと同等機能の周辺 LSIが ACIA (Asynchronous Communication Interface Adapter) HD6350 です。64180 と ACIA は図 6・8 に示すように、RXA₀(64180) ← TxData(HD6350)、TXA₀→RxData、RTS₀ → CTS, CTS₀ ← RTS と送受信に関する信号を互いにクロスして接続します。 DCD 端子は64180 も HD6350 も内蔵していますが、モデムとの接続ではないのでともに"0"レベルに固定します。 HD6350 は RxCLKと TxCLKが別々になっていますが、64180 は 1 本のクロック CKA₀ しかありませんので、送信クロック TxCLK と受信クロック RxCLK は同一の転送速度とし、CKA₀→RxCLK/TxCLK と接続します。

[2] ソフトウェア例 図 6・9 に ACIA とのインタフェースで必要な初期設




図 6・8 64180 と ACIA とのインタフェース

#### 初期設定

```
LD
     A,02H
                    ボーレート 1200BPS に設定
OUTO (CNTLBO), A
                   (at \phi = 6.144 \, MHz)
     A,64H
LD
                  】 送受信許可(TE = 1, RE = 1)
OUTO (CNTLAO), A | 8 ビットデータ+1ストップビット
LD
     A,08H
                   受信割込み許可(RIE = 1)
OUTO (STATO), A
                    送信割込み禁止(TIE = 0)
EI
                    割込み許可(IEF = 1)
```

#### 送信動作

```
T1:INO A,(STATO)
BIT 1,A
JR Z,T1
LD A,XXH
OUTO(TDRO),A

BIT 1,A
JR Z,T1

A,XXH
A,XXH
A,XXH
A,XXH
A,XXH
A,XXH
A,XXH
```

#### 受信動作

```
S1: INO A, (STATO)
BIT 7, A
JR Z, ERROR
AND 70H
JR NZ, ERROR
INO A, (RDRO)
:
ERROR:

RDRF = "1" かチェック
フレミングエラー、オーバランエラー、パリティエラーのチェック
受信データリード
:
RET
```

図 6・9 ソフトウェア例

定、送信動作、受信動作のソフトウェア例を示します。ASCIの初期設定では、ボーレートを CNTLB0 (ASCIコントロールレジスタ B) で設定し、送受信許可フラグ TE/RE およびデータフォーマットを CNTLA0 (ASCIコントロールレジスタ  $A_0$ ) で設定し、RIE="1"、TIE="0"を STAT0 (ASCIステータスレジスタ 0) で設定後、EI 命令で割込み許可の状態にします。一方、送信動作では TDRE="1"か否かをチェック後、送信したいデータを TDR0 ヘライトします。また、受

#### 6. 非同期方式シリアル I/O

信動作では RDRF = "1" か否かをチェックした後エラーチェックをし、受信データを RDR0(レシーブデータレジスタ 0) からリードします。ソフトウェアの基本的アルゴリズムは同じですので、ここに示すソフトウェア例は他の周辺LSIと接続するときでも使用できます。

## 了。 クロック同期方 式シリアル I/O

高速シリアル通信を実現するのがクロック同期 方式シリアル I/Oであり、マイコン間通信やマイコンと周辺 LSI間通信に適しています。クロックや立下リエッジに同期してデータの送受信を行うため、短い距離のシリアル通信として用いられます。内部のトランスミット/レシーブデータレジスタが1個で送信と受信で共用しているため、半2重通信方式をサポートしています。

## 7・1 CSI/O の構成と機能

クロック同期方式シリアル I/Oポート (CSI/O) は、非同期方式シリアル I/O (ASCI) に比べ、転送速度が最大  $400 \, \mathrm{kbps}$  ( $\phi = 8 \, \mathrm{MHz}$ ) と非常に高速です。このため、伝送距離の短い機器内通信で採用される場合が多く、マイコン $\leftrightarrow$ マイコン、マイコン $\leftrightarrow$ 周辺 LSI 間のデータ転送では重要な役割を果たしています。

64180 ファミリーに内蔵している CSI/Oは図 7・1に示すように、RXS、TXS、CKS 端子と、CSI/Oトランスミット/レシーブデータレジスタ、および CSI/O コントロールレジスタから構成されています。




図 7・1 CSI/O ブロック図

- [1] CSI/Oトランスミット/レシーブデータレジスタ RXS 端子(受信端子)あるいは TXS 端子(送信端子)を経由して入出力するデータが、CSI/Oトランスミット/レシーブデータレジスタへ入ります。レジスタは1本ですので、同時に送信、受信は行えません。つまり半2重通信方式をサポートしています。また、バッファレジスタをもっていないため、送信途中でこのレジスタにライトすると送信データは変化します。同様に、受信途中でこのレジスタにデータをライトしても受信データは破壊しますので、アプリケーションソフトウェアで制御しなければなりません。
- [2] CSI/O コントロールレジスタ CSI/O コントロールレジスタの内容は、ボーレートの選択ビット ( $SSO\sim SS2$ )、トランスミットイネーブルフラグ

CSI/O コントロールレジスタ				
SS2	SS1	SSO	ボーレート	
0	0	0	φ ÷ 20	
0	0	1	ø ÷ 40	
0	1	0	ø ÷80	
0	1	1	ø ÷ 160	
1	0	0	ø ÷ 320	
1	0	1	ø ÷ 640	
1	1	0	φ÷1 280	
1	1	1	外部クロック入力	

表 7・1 ボーレートの設定

ボーレートは**表 7・1**に示すように、SS0~SS2(Speed Select) ビットで外部または内部 7 種類 ( $\phi$ ÷20、÷40、÷80、÷160、÷320、÷640、÷1 280) から選択できますので、 $\phi$ =8 MHz だと最高 400 kbps となります。

送信の開始はトランスミットイネーブルフラグで制御し、受信開始はレシーブイネーブルフラグで制御できます。また、送受信が完了したことを示すエンドフラグがあり、エンドフラグが"1"のとき CPU に割込み要求を許可するエンドインタラプトイネーブルフラグがありますので、シリアル通信を用途に合わせてソフトウェアで制御できます。

## 7・2 CSI/O の動作原理

CSI/O の送受信の動作原理を図7·2 および図7·3を用いて説明します.

〔1〕 **送** 信 動 作 送信動作を始めるときは、TE(トランスミットイネーブル)フラグが"0"であるかを確認します。<math>TE="1"は前回の送信データが完了していないことを意味しますので、TE="0"になるまで待たなければなりません。TE="0"になったら、送信したいデータを CSI/Oトランスミットレシーブデータレジスタヘライトします。この後で TE="1"になると送信データが TXS 端子から CKS クロックの立下リエッジに同期して出力されます。すなわち、内部クロックでボーレートを作成している場合





図 7・2 送/受信フローチャート



は、CKS 端子からクロックが8周期分出力され、このクロックに同期して送信データが TXS 端子より出力されます。一方、外部クロックでボーレートを作成している場合は、CKS 端子より外部クロックが入力されると、それに同期してデータ送信されます。8ビットのデータ送信終了後は TE = "0" にクリアされますので、次のデータを送ることができます。これらの処理の繰返しで送信を続けることができます。

[2] 受信動作 受信動作を始めるときは、RE(レシーブイネーブル)ビットが"0"であるか確認します。RE="1"は前回のデータの受信が完了していないことを意味しますので、RE="0"になるまで待ちます。RE="0"の後、RE="1"にすると受信を開始します。つまり、送信動作同様 CKS 端子のクロックに同期して RXS 端子の状態が CSI/O データレジスタに取り込まれ、8 ビットの受信が終了すると RE="0"にクリアされます。RE="0"を確認したら CSI/Oトランスミット/レシーブデータレジスタから受信データをリードします。次のデータを受信するときは、RE="1"にすることにより繰返し受信処理を続けることができます。

## 7・3 CSI/O の使用例

CSI/O の具体的な使用例として、①4 ビットマイコン HMCS400 シリーズとのインタフェース、② LCD ドライバ HD61100 とのインタフェースを示します。

- [1] 4ビットマイコン HMCS400 とのインタフェース 4ビットマイコン HMCS400 シリーズは、64180 と同等機能のクロック同期方式シリアル I/O を内蔵していますので、図 7・4 に示すように TXS(64180)  $\rightarrow$  SI(HMCS400)、RXS  $\leftarrow$  SO、CKS  $\hookrightarrow$  SCK を接続することにより、マイコン間のインタフェースが可能となります。 HMCS400 シリーズは I/O ポート、LCD ドライバ、蛍光表示管ドライバなど豊富な機能を内蔵していますので、64180 に内蔵していない機能を拡張したい場合に有効です。
- [2] LCDドライバ HD61100 とのインタフェース マイコン周辺 LSIでも クロック同期方式シリアル I/Oを内蔵しているデバイスがたくさんあります。たとえば、LCDドライバ HD61100 と 64180 を接続する場合、図 7・5 に示すように




図 7・4 64180 と 4 ビットマイコンとのインタフェース




図 7·5 64180 と LCD ドライバとのインタフェース




図 7・6 64180 と HD61100 のインタフェースタイミング およびソフトウェア

TE="1"をセットし送信開始

A,10H

OUTO (CNTR),A

LD

#### 7. クロック同期方式シリアルI/O

TXS(64180)  $\rightarrow$  DL(HD61100), CKS  $\rightarrow$  CL2を接続するとクロック同期方式のシリアル通信ができます。また、HD61100 は LCD を表示するための交流信号Mとラッチクロック CL1 が必要ですので、これには 64180 のタイマ 出力 TOUT を用います。

64180 から出力する信号のタイミングは、図7・6 に示すように TOUT, CKS, TXS で決まります。このうち、CSI/O で制御する CKS 端子からのクロック送出および TXS 端子からのデータ送信の手順を、ソフトウェア例をみながら説明します。

手順は、① 送信したいセグメントデータのロード、② TE ビットのチェック、 ③ TRDR (トランスミット・レシーブ・データ・レジスタ) へ送信データのライト、④ TE = "1" にセットとなります。このように 7 ステップという短いプログラムで 8 ビットのデータ送信が可能となります。80 セグメントの LCD を表示する場合は、この基本ルーチンを 10 回繰り返し CL1 を立ち下げることにより表示データが変更可能となります。

# 8. WAIT リフレッシュ コントローラ

。 1. 人口,我们就是一个人的,我们就是一个人的,我们就是一个人的,我们就是一个人的,我们就是一个人的。

64180 の CPU は低速のメモリや I/O 機器をアクセスする場合に、バスサイクルを引き延ばしています。また、DRAM とインタフェースするためには、リフレッシュが必要です。従来、これらの機能は外付回路にて実現していましたが、64180 にはこれらのいわゆる雑ロジックを内蔵しているため、メモリや I/O とのインタフェース回路が簡単になります。

#### 8・1 ウェイトの動作原理と使用法

- [1] 概 要 64180には低速のメモリや I/Oのアクセスのために、リードまたはライトサイクルを引き延ばすためのウェイトステート挿入機能があります。ウェイトは I クロック単位で与え、 $T_2$  ステートと  $T_3$  ステートとの間にダミーのステートとしてウェイトステート  $T_w$  が挿入されて、そのサイクルを引き延ばしています。ウェイトステートの挿入は、ハードウェアによる方法( $\overline{WAIT}$  端子への0 レベル入力)とソフトウェアによる方法(ウェイトコントロールレジスタのビット設定)とがあります。
- [2] **ハードウェアによる方法** この方法は、図 $8\cdot1$ に示すように  $T_2$  ステートの $\phi$ クロックの立下りのタイミングで、 $\overline{WAIT}$  端子の状態をサンプリングし、次のように動作します.

 $\overline{WAIT}$  端子が "L" のとき…… $T_W$ ステートが挿入される  $\overline{WAIT}$  端子が "H" のとき…… $T_W$ ステートは挿入されず  $T_3$ ステートへ移る

引き続いて  $T_W$  ステートを 2 個以上挿入する場合は、WAIT 端子を必要な数だけ "L" にします。




図 8・1 WAIT 端子によるウェイトステートの挿入

[3] ソフトウェアによる方法 ウェイトステートコントロールレジスタのビットを設定することにより、規定数の  $T_W$  ステートを挿入する方法です(図8・2参照). 図のように、メモリ空間と I/O 空間とは独立して  $T_W$  ステート数を設定できるので、それぞれのアクセスタイムに最適な  $T_W$  ステート数が選べます。メモリ空間では  $0 \sim 3$ 、I/O 空間では  $1 \sim 4$  です。  $T_W$  ステート数は、それぞれの空間の




図 8・2 ウェイトコントロールレジスタによる ウェイトステートの挿入

中では一定です。したがって、たとえばアクセスタイムの遅い EPROM と速い SRAM が混在する場合、EPROM に合わせて  $T_W$  ステート数を設定することになります。ウェイトステートコントロールレジスタは、リセット後には最大  $T_W$  ステート数となるように初期化されます。また、そのレジスタは DMAC チャネル 1 のコントロールレジスタと I/O アドレスが同じです。

 $\begin{bmatrix} \mathbf{4} \end{bmatrix}$  **ソフトウェアとハードウェアの同時要求**  $\mathbf{T}_W$ ステート 挿入要求がソフトウェアとハードウェアともに同時の場合には、長いほうに合わせて挿入されます.

#### **8・2** リフレッシュコントローラ の動作原理

- [1] 概 要 64180では、DRAMリフレッシュはリフレッシュサイクルという特別なマシンサイクルにて行われます。Z80ではオペコードフェッチサイクルに付随していますが、64180ではオペコードフェッチサイクルとは独立しています。また、64180ではリフレッシュサイクルを挿入するかしないか、リフレッシュサイクルの挿入の間隔、リフレッシュサイクル長を2ステートか3ステートかを選択できます。
- [2] リフレッシュサイクル マシンサイクルの切れ目で挿入されます。図 8・3 の例では命令実行中に挿入されていますが,DMA 実行中でもマシンサイクルの切れ目に挿入されます。図 8・3 のリフレッシュ要求の間隔は 10 ステートを選択しています。しかしながら,図 8・3 では「OUTO (3F),A」命令の I/O ライトサイクル後に挿入されるため,10 ステートより長くなったり,あるいは短くなったりします。一方, リフレッシュサイクルが挿入されないのは次の場合です。リ




図 8・3 リフレッシュサイクルの挿入動作

セット, バスリリースモード, スリープおよびシステムストップモード, ウェイトステートが長く挿入されている場合です。このようなモードのときに DRAM のデータが消失しては困る場合には、別の手段でリフレッシュされるような工夫をします。

- [4] **リセット後** リフレッシュアドレスは OOH からスタートして、自動的にリフレッシュサイクルが挿入されます。挿入間隔は最短の 10 ステートで、リフレッシュサイクルは 3 ステートです。その後、動作周波数とメモリリフレッシュ間隔により最適値に設定することになります。また、DRAMを使っていなければリフレッシュサイクルの挿入を禁止します。

## 8・3 リフレッシュタイミングと DRAM とのインタフェース

[1]  $\mathbf{9}$   $\mathbf{1}$   $\mathbf{7}$   $\mathbf$ 




図 8・4 リフレッシュサイクル (リフレッシュウェイトを 挿入している場合)

このサイクルのシーケンスは次のとおりです.① リフレッシュ  $T_1$  ステート  $(T_{R1})$  の前半で,リフレッシュアドレスが出力されます.同時に, $\overline{REF}$  信号は "L"となります,②  $T_{R1}$  ステートの後半で, $\overline{ME}$  はアクティブとなりリフレッシュの起動がかかります,③ リフレッシュ  $T_2$  ステート( $T_{R2}$ )の後半で, $\overline{ME}$  はインアクティブとなりますが,リフレッシュアドレスは次のバスサイクルまで保持されています,④  $\overline{REF}$  信号は次のサイクルの先頭でインアクティブとなります.

[2] DRAM とのインタフェース 64180 はリフレッシュコントローラを内蔵しているため、図 8・5 のように DRAM のデータ、 $\overline{RAS}$ 、 $\overline{WE}$  端子には直結できます。一方、メモリアドレスと  $\overline{CAS}$  信号はそれぞれ外部回路で生成します。具体的なインタフェース例については、第 $\overline{III}$ 編を参照してください。

#### 8・3 リフレッシュタイミングと DRAM とのインタフェース




図 8·5 DRAM との接続例



# 9。割 込 み

1

64180 は強力な割込み機能をもっています. 割込み要因としては、外部4本、内部8本の計12本の要因があります. このうち、外部割込みは Z80がもっていた NMIと INTO で、これに加え 64180で追加された INT1、 INT2 の2 本の割込みがあります. また、内部割込みは Z80にはなかった割込みで内蔵の周辺 (DMAC、タイマ、CSI/O、ASCI)の割込みおよび TRAP 割込みです.

## 9・1 割込みとは

[1] 割込みの概念 割込みとは、通常のシーケンシャルに実行するプログラムより優先度が高く、かつ緊急に処理する必要のあるプログラムを優先して実行するための手法です。 CPU は、割込みの要求があるとそこまで実行していたプログラムを中断し、割込みの要求に応じたプログラムを実行します(図9・1).

また、割込みには、ソフトウェアでマスクできないノンマスカブル割込み(要求が入ると必ず受け付けられる割込み)と、割込みを受け付けるかどうかをソフトウェアで制御可能なマスカブル割込みがあります。




図 9・1 割込み処理

[2] **64180 の割込み要因 64180** の割込み要因としては,外部(割込みの要因が 64180 の外部に入り割込み端子から要求が入る) 4 本と,内部(割込みの要因が 64180 の内部にある) 8 本の計12本の要因があります.

外部割込みの要因としては、ノンマスカブルな $\overline{\text{NMI}}$ があります。 $\overline{\text{NMI}}$ が発生すると 66 番地へジャンプします。これ以外に、マスカブルな $\overline{\text{INT}}$ 3本( $\overline{\text{INT0}}$ ,  $\overline{\text{INT1}}$ ,  $\overline{\text{INT2}}$ ) があります。このうち $\overline{\text{INT0}}$ は、 $\overline{\text{Z80}}$  がもっていたモード $0 \sim 3$ の3つの割込みモードをもっています。 $\overline{\text{INT1}}$  および $\overline{\text{INT2}}$ は 64180 で追加された外部割込み要因で、ベクタ方式の割込みです。

次に内部割込み要因としては、TRAP、タイマ2本、DMAC2本、CSI/O1本、ASCI2本の計8本があります。このうちTRAP割込みは、未定義のオペコードをフェッチすると割込みが発生するシステムのフェールセーフのための機能です。TRAPが発生すると0番地へのジャンプが発生します。なおTRAPはソフトウェアでマスクできません。

また、タイマ (2)、DMAC(2)、CSI/O、ASCI(2)の計7つの要因は、 $\overline{\text{INT1}}$ 、 $\overline{\text{INT2}}$  と同様なベクタ方式の割込みです。


なお、これらの割込みには優先順位があり、**表 9・1** に示すとおり、TRAP、 $\overline{\text{NMI}}$ 、 $\overline{\text{INT0}}$ 、 $\overline{\text{INT1}}$ ,  $\overline{\text{INT2}}$ 、タイマ 0、タイマ 1、DMAC0、DMAC1、CSI/O、ASCI 0、ASCI 1の順番の優先度となっています。

優先順位	割込み要因	内部/外部	備考			
1	TRAP	内部	ベクタ(OOOOH 固定)			
2	NMI		ベクタ (0066H 固定)			
3	INTO	外部	モード0~2			
4	INT1					
5	INT2					
6	タイマ 0	内部	ベクタ方式(プログラマブル)			
7	タイマ1					
8	DMAチャネル0					
9	DMAチャネル1					
10	CSI/0					
11	ASCIチャネル0					
12	ASCIチャネル1	1				

表 9・1 割込みの種類と優先順位

#### 9・2 ベクタ方式

[1] ベクタ方式 ベクタ方式とは、割込みの処理開始番地を決定するための手法です。ベクタ方式の割込みの場合、まず割込み要因ごとに割り当てられた割込みベクタアドレスのメモリからリードを行います。この割込みベクタアドレスには、割込み処理ルーチンの開始アドレスが2バイトにわたって格納されており、CPU はこの開始アドレスから割込み処理ルーチンを実行します。したがってベクタアドレスに配置されているこの割込み処理ルーチンの開始アドレスを設定することにより、メモリ空間のすべてのエリアに割込み処理ルーチンをおくことが可能となります(図9・2)。



[2] **64180 のベクタ割込み 64180** の割込みのうち INTO(モード2), INT1, INT2, TRAP を除く内部割込み(タイマ, DMAC, CSI/O, ASCI) は, ベクタ 方式の割込みを行います.

INTO モード2のベクタは、上位8ビットにIレジスタを使用し、下位8ビットに割込みアクノレッジサイクル中に、データバスから読み込んだ8ビットのデータを使用します。

次に、INT1、INT2 および内部割込み (TRAP を除く) の割込みベクタアドレスは次のように生成されます。上位8 ビットは I レジスタにより与えられます。下位8 ビットのうち、その上位3 ビットは IL レジスタ (I/O空間の33H 番 地に配置) により与えられ、下位5 ビットは要因ごとに固定コードとして与えられます。ベクタアドレスの生成の様子と固定コードを図9・3に示します。

こうして生成された 16 ビットのベクタアドレスから割込みルーチンの開始番地のリードを行い、おのおのの割込み処理ルーチンを実行します.




図 9・3 64180 のベクタ方式の割込み


#### 9. 割 込 4

INT0 モード2の場合、ベクタを生成するため外部にハードウェアが必要とな リます. Z80 の周辺 LSI を使用すればこの機能はサポートされていますが、68 系の周辺 LSI やインテルの 80 系周辺 LSI を使用する場合は、外付回路で対応 することになります。これに対し、INT1、INT2などのベクタアドレスは自動的 に生成します。したがって、68 系やインテルの80 系の周辺 LSI を使用する場合 は、INT1、INT2を使用するのが便利です.

| IEF フラグは、直接 CPU からリードすることが可能です。LD A、I あるいは LD A、R 命令を実行することにより、IEF2の内容が P/V フラグに転送され、IEF フラグの内容を知ることができます。ここで注意すべき点は、 Z80 では LD A、I あるいは LD A、R 命令の実行中に割込みが発生した場合、割込み発生後の IEF フラグが P/V フラグに反映され、正しい値が読み出せなくなります。そこで、64180 (R1/Z) では LD A、I と LD A、R 命令の最後では、割込みをサンプリングしません。したがって、これらの命令を実行すると、IEF フラグの正しい値が P/V フラグに反映されます。

#### 9・3 マスカブルな割込み

- 〔1〕 IEF フラグ 64180 はソフトウェアで割込み禁止可能なマスカブル割込みとして、内部 7 本、外部 3 本の要因があります。これらのマスカブルな割込みは、IEF (Interrupt Enable Flag) フラグにより制御されています。IEF フラグはリセット 直後 '0'に初期化されており、この状態ではマスカブルな割込みを受け付けることはできません。IEF フラグを'1'にセット し、マスカブルな割込みを受付け可能とするには EI 命令を実行する必要があります。また、IEF フラグは DI 命令により '0'にリセットすることも可能です。また、マスカブルな割込みが受け付けられると IEF フラグが'0'にリセットされ、他の割込みが受付け不可能となります。再度割込み受付け可能とするためには、EI 命令を実行します。一般に、EI 命令は割込み処理ルーチンの終了する RETI 命令の直前に実行します。
- [2] I N T 64180 は、外部入力の 3本の割込み要求端子をもっています。この 3本の $\overline{INT}$  端子( $\overline{INT0}$ 、 $\overline{INT1}$ , $\overline{INT2}$ )は、 $\overline{IEF}$  以外に個別に割込み許可フラグをもっています。このフラグは、I/O 空間上に配置された  $\overline{INT}/T$  INT2 INT3 INT4 INT5 INT6 INT7 INT8 INT9 INT9



#### 9. 割 込 み

ジでサンプリングされています. サンプリングのタイミングを図9・4 に示します.

[3] 内部割込み 内蔵の周辺からの割込み要因も、IEF フラグ以外に要因別の割込み許可フラグをもっています。これらの割込み許可フラグはリセット直後 '0' に初期化されています。したがって内部割込みを発生させるには、EI 命令を実行するだけでなく、割込み要因ごとにもっている割込み許可フラグを '1' にセットしてやる必要があります。この割込み許可フラグは、I/O 空間上の各コントロールレジスタに配置されています。これらのレジスタとフラグ名を表 9・2 に示します。

リセット 1/0 割込み許可 周辺 レジスタ アドレス 直後の値 フラグ タイマ0 タイマコントロールレジスタ lOH TIEO 0 タイマ1 タイマコントロールレジスタ 10H TIE1 0 DMACO DMA ステータスレジスタ 30H DIEO 0 DMAC1 DMA ステータスレジスタ 30H DIEI 0 CSI/O CSI/Oコントロールレジスタ OAH EIE 0 ASCIステータスレジスタ chO 送信 OOH TIE(0) 0 ASCI0 受信 ASCI ステータスレジスタ chO RIE(0) OOH 0 送信 ASCI ステータスレジスタ ch1 OlH TIE(0) 0 ASCI1 受信 ASCI ステータスレジスタ ch1 OlH RIE(0) 0

表 9・2 内部割込みの割込み許可フラグ

## 9·4 INTOモードO

INT0 は, Z80 と同様にモード 0 からモード 2 の 3 つの動作モードをもっています. このうちモード 0 は, インテル社の 8080, 8085 などがもっている割込みと同一の動作モードです. このモードを使用すると, たとえばインテル社の8259 のような割込みコントローラを使用できます.





図 9・5 INTO モード Oのシーケンス

このモードでは、割込みアクノレッジサイクル時にデータバス上のデータを命令としてフェッチし実行します。この命令としては、RST命令や CALL命令を使用し、そのジャンプ先に割込み処理のためのプログラムを配置します(図9•5)。

割込み要求  $(\overline{INT0})$  端子)がアクティブ ("Low") 入力)になると,CPU は割込みアクノレッジサイクルを実行します。 $\overline{COPO}$  などの割込みコントローラを使用する場合,割込み要求に対してアクノレッジサイクル信号  $(\overline{ACK})$  を返す必要があります。 $\overline{ACK}$  信号を作るために, $\overline{LIR}$  信号と  $\overline{IOE}$  信号を使用することができます。 $\overline{COPO}$  信号を受けると, $\overline{COPO}$  はデータバス上に  $\overline{COPO}$  に  $\overline{COP$ 



110




図 9·7 64180 による INTACK 作成例

のタイミングチャートと8259とのインタフェース例を示します.

CALL 命令のオペコードフェッチ時にはプログラムカウンタ (PC) は停止していますが、Z80 とは異なり2バイトのオペランドリード時にはプログラムカウンタが '+2' されています。このため、スタックに退避されるプログラムカウンタの値が実際に戻るべき番地より '+2' されています。したがって、割込み処理ルーチン上でスタックの値を '-2' する必要があります。

なお, INT0をモード0で使用するためには, IMO命令で割込みの動作モードをモード0に設定します. またリセット直後は, モード0にイニシャライズされます.

#### 9·5 INTOモード 1

このモードでは、プログラムは固定番地(0038H番地)からスタートします。 モード1では、モード0やモード2のように命令やベクタをデータバスにのせる 必要がありません. このため、ソフトウェア、ハードウェアとも最も単純なもの

で済ませることができます. ところが, この番地 は、RSTu38H命令とジャンプ先の番地が重なっ ているため、もしRST命令(RSTL38H命令)を 使用する場合は注意が必要です。 また複数の割込 み要因がある場合、モード0、モード2のように 拡張性がないという不便さもあります. したがっ て、小規模なシステムでは大変に便利なモードで すが、システム規模が大きく、外部割込み要因が 多い場合はモード 0 かモード 2 を使う必要があり ます(図9・8).

INTO をモード1で使用するためには、IM1命 令を実行しモード1を設定する必要があります。





図 9・8 INTOモード1の シーケンス

# 9·6 INTOモード2

[1] モード2の機能 このモードは、ザイログ社のZ80周辺LSIなどがサポートしているベクタ方式の割込みです。このモードでは、割込みアクノレッジサイクル中にデータバスから下位側8ビットのベクタアドレスを読み込みます。このベクタアドレスとIレジスタ(上位側8ビットのベクタアドレスとして使用される)の値をあわせて、16ビットのベクタアドレスを生成します。このベクタアドレスから、実際の割込み処理の開始アドレスをリードします。割込み処理は、ここで読み込んだアドレスから開始されます。

したがって、周辺ごとにこの下位側 8 ビットのアドレスを変更することにより複数( $2^8/2=128$  通り)の割込み要因を区別し、独立に処理をさせることができます。


INTO をモード2で使用するためには、IM2命令を実行させる必要があります(図9·9).



113


#### 9. 割 込 み

[2] デイジーチェイン このモード2では、すでに述べたように複数個の 割込み要因をもつことができます。ところが、この状態では異なる要因から同時に要求が入った場合、優先度をつけることができません。そこで、優先順位をつける手法として Z80 周辺 LSI を使用した場合、デイジーチェインと呼ばれる方法がとられます。ディジーチェインはハード的に割込みの優先順位を決定する手法で、割込み許可信号(IE 信号)により割込みの発生を許可するものです。図 9・10 にディジーチェインの構成例を示します。この IE 信号には入力信号(IEI)と出力信号(IEO)があります。IEI 信号は通常 'H' が入力され、'H' が入力されていれば IEO からは 'H' が出力されています。これが割込みの許可されている状態です。この状態で割込みが発生すると、その要因は IEO が'L'となります。この IEI に 'H' が入り IEO に'L' が出力されている状態が、割込み処理中の要因です。また、IEI に'L'が入力されると IEO も'L' 出力となります。これが割込み発生の禁止された状態です。この機能により、ディジーチェインの高位におかれた割込み要因に対し、優先的に割込み処理を行わせることができます。



### 9・7 ノンマスカブルな割込み

[1]  $\overline{N}$   $\overline{M}$   $\overline{I}$   $\overline{NMI}$   $\overline{I}$   $\overline{I}$   $\overline{NMI}$   $\overline{I}$   $\overline{I}$ 



[2]  $\overline{\text{NMI}}$  の 用 途 通常のプログラム実行に  $\overline{\text{NMI}}$  が用いられることは少なく,停電などによる電源の遮断などの緊急の用途に使用するのが通例です.また 64180 の場合, $\overline{\text{NMI}}$  が内蔵  $\overline{\text{DMAC}}$  を一時停止する機能があります.たとえば, $\overline{\text{DMAC}}$  がメモリ間のバースト転送を行っている場合,外部  $\overline{\text{I/O}}$  の処理を優先的に行いたい場合, $\overline{\text{NMI}}$  を用いて  $\overline{\text{DMAC}}$  を停止させることができます.




図 9・13 TRAP 割込みのシーケンス

- [3] **TRAP** TRAP はシステムのフェールセーフのための機能です. CPU が未定義のオペコードをフェッチすると割込みが発生します。すなわち、データバス上にのったノイズによるデータの変化や暴走が発生した場合に、システムのリスタートを図るための機能です。未定義コードは、2バイト、3バイト目に存在します(図9・13)。
- [4] TRAPの機能 TRAPが発生すると、リセットと同じ0番地へのジャンプが発生します。リセットルーチン上で、I/O レジスタにある TRAPビット (INT/TRAPコントロールレジスタのビット7)をテストすることにより、0番地からの実行がリセットか TRAPかを判定することができます。また、同レジスタビットにある UFOビットを判定することにより、TRAPが2バイト目のオペコードで発生したか3バイト目のオペコードで発生したかを判定することができます。TRAPはソフトでマスク不可能であるため、TRAP処理中に再度TRAPが発生する場合もあります。

#### 9・8 RET命令, RETI命令, RETN命令

[1] **割込みルーチンからの復帰** マスカブル割込みの割込み処理ルーチンからメインルーチンに復帰する場合,通常 RETI 命令や RET 命令を使用します。この2つの命令の動作は全く同一です。ただし、Z80系の周辺LSIを使用する場合は、RETI命令を使用します。これは、Z80周辺LSIが割込み要求フラグを RETI 命令を埋いてリセットする(実際には RETI 命令のオペコードをデコードする)ためです(表9・3)。

命令	機能	用 途			
RET 命令	スタックの回復 (SP)→PC <sub>L</sub>	内部割込み処理ルーチンからの 回復サブルーチンからの回復			
RETI 命令	(SP+1)→PC <sub>H</sub> SP+2→SP	Z80周辺LSIの割込み処理ルー チンからの回復			
RETN 命令	スタックの回復 (SP)→PC <sub>L</sub> (SP+1)→PC <sub>H</sub> SP+2→SP IEF フラグの回復 IEF <sub>2</sub> →IEF <sub>1</sub>				

表 9·3 RET命令, RETI命令, RETN命令

- [2] 内部割込みと Z80 周辺 LSI 内部割込みと Z80 周辺 LSI を同時に使用する場合は、RET 命令と RETI 命令を使い分ける必要があります。たとえば、内蔵の周辺 I/O から割込み処理の終了時に RETI 命令を使用すると、割込み処理が行われていないにもかかわらず外部の Z80 周辺 LSI の割込み要求がリセットされてしまう可能性があります。これを避けるため内蔵の周辺 I/Oと Z80 周辺 LSI を同時に使用する場合、内蔵の周辺 I/O の割込み処理ルーチンには RET 命令を、Z80 周辺 LSI の処理ルーチンには RET 6 命を使用します。
- [3] RETN 命令と IEF フラグ NMI の処理ルーチンからの復帰にはRETN 命令を使用します。RET 命令や RETI 命令との大きな違いは IEF フラグのスタック動作です。NMIでは、IEF1 フラグの内容が IEF2 フラグに退避されます。このとき IEF1 フラグは 0 にリセットされ、マスカブルな割込みは受け付けられま




図 9・14 IEF フラグ

せん、RETN 命令ではこれを復帰し、IEF2の内容を IEF1 フラグに転送します、これに対し、RET 命令や RETI 命令を実行しても、IEFフラグにはなんの影響も及ぼしません ( $\mathbf{図 9 \cdot 14}$ )。

このように、内蔵の周辺の割込みには RET 命令を、Z80 周辺 LSI の割込みには RET I 命令を、 $\overline{NMI}$  には RETN 命令を使用します。

# 10。特殊動作モード

64180 は、ホルト、バスリリース、低消費電力の3つの特殊動作モードをもっています。ホルトモードは、CPUが処理すべきタスクがなくなり割込み待ちとなるモードです。バスリリースモードは、外部のバスマスタがバスを使用できるように、CPUがバスを解放するモードです。低消費電力モードは、CPU、周辺機能が停止し、消費電力の低減を図るモードです。また、64180を初期化するためリセットの機能があります。

#### 10・1 リセット

パワーオン時,あるいは動作中のシステムを初期化するため,リセットを行います.64180は,リセット端子を6ステート以上アクティブ(Low 状態)にすることによりリセット状態になります。リセットにより,CPUと周辺機能は以下に述べるとおりに初期化されます。

[1] C P U 64180 は、リセットによりその動作を中止します. リセット信号がアクティブ (Low 状態) の間、アドレスバスとデータバスはハイインピーダンス状態になります。 $\overline{\text{ME}}$ ,  $\overline{\text{IOE}}$  などの制御信号は、インアクティブな状態 ('High') に固定されます (図 10・1).

リセット信号がインアクティブな状態('High')になると、CPUは論理アドレスの OOOOH 番地から実行を開始します. リセット直後、MMU のベースレジスタは OOH に初期化されます. このため、見かけ上 MMU の動作がバイパスされ、Z80 と同様な 64 K バイトのアドレス空間をもつ CPU に見えます. このとき物理アドレス上では、OOOOOH 番地からの実行となります.



図 10・1 リセット中の制御信号




図 10・2 リセットのシーケンス

CPU のレジスタのうち、アキュムレータ、汎用レジスタ(B, C, D, E, H, L)、インデックスレジスタ(IX, IY)は初期化されません。これに対して、スタックポインタ(SP)、I レジスタ、リフレッシュカウンタ(R')は、'0'に初期化されます( $\mathbf{200}$ )。

また,割込みは IEF フラグが '0' に初期化されるため,マスカブルな割込みは禁止されています。マスカブルな割込みを使用可能とするには,EI 命令を実行する必要があります。

[2] 周 辺 機 能 リセット直後、64180の内蔵する DMAC、タイマ、CSI/O、ASCIの動作はディスエーブルされています。これらの周辺機能は、動作を許可するコントロールビットを I/O 空間に配置されたコントロールレジスタ上にもっており、リセット後、これらのビットはすべてディスエーブルされています。リセット直後の各コントロールレジスタの状態は付録を参照して下さい。

#### 10・2 ホルトモード

ホルトモードは、CPUが HALT 命令(76 H)を実行した状態です。このモードでは、HALT 命令の次のアドレスに配置された命令を繰り返しフェッチし、プログラムの実行が停止した状態になっています。プログラムカウンタも変化しません。ホルトモード中は、HALT 信号が'L'となりホルトモードであることを




表 10・1 ホルトモード中の各機能の動作状態

機能	状 態	備	考		
CPU	停 止	割込み, BUSREQ (	は受付可		
リフレッシュ	継続動作可能	-			
DMAC	継続動作可能				
CSI/O	継続動作可能	· -			
ASCI	継続動作可能	_			
タイマ	継続動作可能	-			
CPG	継続動作	_			

知らせます。また、命令を繰り返しフェッチしていますから、LIR 信号が繰り返 し出力されます(図10・3).

ホルトモード中でも、リフレッシュコントローラや DMAC、および他の周辺機 能(タイマ、CSI/O、ASCI)は継続して動作します。また、割込みやBUSREQ 要求も受付可能です (表 10・1).

ホルトモードから通常動作モードに復帰するためには、割込みかリセットを使 用します。割込みの要因としては、内部、外部の要因を使用可能です。ただし、  $\overline{\text{NMI}}$  を除いた他のマスカブル割込みを使用する場合、IEF フラグが '1' にセット されていないと、ホルトモードは解除されません、

ホルトモードはシングルタスクの応用で、I/O デバイスの処理を実行中、他に 処理すべきタスクがない場合、I/O の処理の終了をもつ場合などに使用します。

| ホルトモードもスリープモードも、機能的には CPU が停止し割込み待ちの 状態になり、同一のものといえます。スリープモードの場合、ホルトモードが 命令のフェッチを行っているのに対し、命令フェッチそのものも停止し低消費 電力化を図っています。したがって、消費電力が問題となる場合はスリープ モードを使用するとよいでしょう。一方、スリープモードの場合リフレッシュ が行われなくなるため、DRAM を使用する場合はホルトモードを使用すると よいでしょう.

#### 10・3 バスリリースモード

BUSREQ 端子をアクティブ(Low 状態)にすることにより、64180 はバスリリースモードに入ります。バスリリースモードは、マルチ CPU システムや外部の DMAC など、外部のバスマスタとなり得る LSI に対しバス権を与えるための機能です。 $\overline{BUSREQ}$  信号は、通常動作モードの場合、 $T_3$  サイクルの 1 つ前の  $\phi$  クロックの立下リでサンプリングされます。また、バスリリースモード中は毎 サイクルサンプリングされており、サンプリングされたクロックの次の  $\phi$  クロックでバスリリースモードが終了し、通常動作モードとなり 64180 の CPU または DMAC がバスマスタとなります。図  $10\cdot4$  に  $\overline{BUSREQ}$  信号のサンプリングタイミングを示します。バスリリースモードに入ると、アドレスバス、データバス、ME、 $\overline{IOE}$ 、 $\overline{RD}$ 、 $\overline{WR}$  信号がハイインピーダンス状態になり、外部のデバイスがバスマスタとなることができます。また、バスリリースモード中は  $\overline{BUSACK}$  信号がアクティブ ( $\overline{Low}$  状態) となり、外部のバスマスタに対し 64180 のバスがハイインピーダンスとなり、システムバスを使用可能であることを知らせます。





図 10 · 4 BUSREQ 信号のサンプリング



**図 10·5** バスリリースモード

バスリリースモード中は割込みは受け付けられず、リフレッシュサイクルは挿入されません。したがってバスリリースモード中は、バスマスタとなった外部のデバイスが DRAM のリフレッシュを行う必要があります。このときでも、周辺機能(タイマ、CSI/O、ASCI)は継続して動作します(図10・5)。

また、内蔵の DMA が動作中でも  $\overline{BUSREQ}$  信号は受け付けられます。このため、外部の DMAC が優先的にバスを使用することができます。

バスリリースモードから通常モードに戻るためには、前述のとおり、 $\overline{BUSREQ}$ 端子をインアクティブな状態('High')にします。この手順により、64180 の CPUまたは DMA がバス権を獲得し、 $\overline{BUSACK}$  信号がインアクティブな状態('High')となります。

#### 10・4 低消費電力モード

64180 は、低消費電力モードとして

スリープモード

システムストップモード

の 2 つのモードをもっています。これ以外に、システムストップモードへの遷移 状態として、I/O ストップモードと呼ばれる状態があります。

	T KOMB	オペレーション				- U - A775A
	モードの設定	CPU		周	辺	モードの解除
スリープモード	SLP命令の実行	停	止	動	作	RESET 割込み
システム ストップモード	IOSTP ビット (I/O コントロールレジスタ) をセットした状態での SLP 命令の実行	停	止	停	止	RESET 外部割込み

表 10・2 低消費電力モード




図 10・6 スリープモード

いずれのモードも、発振回路およびクロック出力回路は停止していません。したがって、 $\mathbf{E}$  クロックと  $\phi$  クロックは継続して出力されます( $\mathbf{表}$  10・2)。

(1) スリープモード CPU が SLP 命令 (ED 76H)を実行すると、64180 はスリープモードに入ります。スリープモードに入ると、CPU は命令の実行を停止し、消費電力は通常動作時の 60% 程度になります。また、リフレッシュサイクルは挿入されず、DMAC も動作しません。このとき、これ以外の周辺機能(タイマ、CSI/O、ASCI) は継続して動作します。 $\overline{BUSREQ}$  信号は受け付けられ、外部の LSI がバスマスタになることができます。

スリープモードを解除するには、割込みかりセットを使用します。スリープモードの解除にマスカブルな割込みを使用する場合、IEF フラグが '1' にセットされているときは、通常の割込み処理ルーチンを実行します。これに対し、IEF フラグが '0' にリセットされている場合は、SLP 命令の次の命令から実行が再開されます (図  $10\cdot6$ )。

(2) システムストップモード I/O コントロールレジスタ (I/O 空間の 3FH 番地に配置) 上の IOSTP ビット (ビット 5) を '1' にセットした状態で, SLP 命令を実行することにより, 64180 はシステムストップモードに入ります. このモードでは, CPU, 周辺機能 (DMAC, タイマ, CSI/O, ASCI) も停止した状態となり, 消費電力は通常動作時の 1/4 程度になります.

システムストップモードを解除するためには、外部割込みとリセットを使用します。割込みにより CPU は動作を再開しますが、IOSTP ビットは、'1' にセットされた状態で周辺機能は停止しています。周辺機能の動作を再開させるためには、IOSTP ビットに '0' を書き込みます。



# 

THE REAL PROPERTY.

64180 は、2 チャネルの DMA コントローラを内蔵しています。DMAC は CPU に代わり、メモリ  $\leftrightarrow$  メモリ  $\leftrightarrow$  I/O の高速なデータ転送を行うための周辺機能です。たとえば、フロッピーディスクコントローラやハードディスクコントローラとのデータ転送には欠かせない機能です。DMAC はマルチタスクを処理するためには必須の機能で、CPU は一度 DMAC に起動をかけた後は、データ転送をいっさい気にせず、プログラムの処理を行うことができます。

### 11·1 DMAC と は

データをI/Oデバイスからメモリに転送したり、あるメモリエリアから他のメモリエリアに転送したりする手法には、大きく分けて次のような3通りの方法があります( $\mathbf{2}11\cdot1$ ,  $\mathbf{5}11\cdot1$ ).

- (1) CPU (プログラム) によるデータ転送…ポーリング
- (2) 割込みによるデータ転送
- (3) DMACによるデータ転送
- (1), (2) はいずれも、データ転送は CPU が行います。(1) は転送すべきデータ




図 11・1 データ転送の手法

表 11・1 データ転送の手法の比較

				長 所	短短所
	コグラ É(ポー			一番手軽なデータ転送	外部との同期がとりにくい プログラム処理速度が遅い
割	ž	<u>\</u>	み	外部との同期がとりやすい	アクノレッジサイクルによる速度の低下 割込みのハードが必要
D	М	Α	С	転送速度が速い 外部との同期がとりやすい	DMA の専用ハードが必要




図 11·2 ブロック転送命令と DMA 転送

#### 11. DMA コントローラ

の有無を CPU がチェックし、命令でデータのリードおよびライトを独立に行う 必要があります。また、(1)の手法では、データ の有無 の判定およびデータ転送 を行う間、CPU が他のプログラムを実行できないため、システムのスループッ トが下がるという欠点があります。

- (2)の手法では、データの有無を判定するためのプログラムが、割込みにより省略可能となります.しかし、(1)、(2)の手法はプログラムによりデータ転送を行うため、転送速度には限界があります。
- (3)の DMAC は CPUからバス権を受け取り、データ転送を専門に行う周辺機能です。この DMAC によるデータ転送では、数Mバイト/S の転送も可能となります。プログラム上では、DMAC に起動をかけた後は、CPU はデータ転送に関し全く意識することなくプログラムを実行可能です。

CPU が行うデータ転送との大きな違いは、データ転送のため命令をフェッチする必要がない点です。たとえば、64180 の命令でデータ転送に適したブロック転送命令でも、1 バイトの転送に 14 ステートかかります。これに対し DMAC を使用すれば、6 ステートで 1 バイトの転送を終了することができます。

64180 はこのように、高速データ 転送に適した DMAC を 2 チャネル内蔵しています。チャネル 0 ではメモリ $\leftrightarrow$ メモリ、メモリ $\leftrightarrow$  I/O (メモリマップド I/O も含む)の転送が、チャネル 1 ではメモリ $\leftrightarrow$  I/O の転送が可能です(図  $11\cdot2$ )。

### 11・2 DMAC の 構造

- [1] DMAC のレジスタ DMAC には、大別して、アドレスレジスタ、バイトカウントレジスタ、コントロール/ステイタスレジスタの3つのレジスタが内蔵されています。64180 は2 チャネルの DMAC を内蔵しており、アドレスレジスタとバイトカウントレジスタは、チャネルごとに独立に、またコントロールレジスタを共通にもっています(図11・3)。
- [2] **アドレスレジスタ:チャネル0** チャネル0ではメモリ $\leftrightarrow$ メモリ、およびメモリ $\leftrightarrow$ I/Oのデータ転送が可能です.チャネル0は DMA 転送を行う、データの転送元を示すソースアドレスレジスタ(20ビット、I/O空間の 20H、21 H、22 H 番地に配置)、およびデータの転送先を示す.ディスティネーションアドレスレジスタ(20 ビット、I/O空間の 23 H、24 H、25 H 番地に配置)の2種類のアドレスレジスタをもっています.
- [3] **アドレスレジスタ:チャネル1** チャネル**1**では、メモリ $\leftrightarrow$  I/O のデータ転送が可能です。チャネル**1**は、メモリの転送開始アドレスを設定するメモ




図 11·3 DMAC ブロック図

### 11. DMA コントローラ

リアドレスレジスタ (20 ビット, I/O 空間の 28H, 29H, 2AH 番地に配置) と, I/O アドレスを 設定する I/O アドレスレジスタ (16 ビット, I/O 空間の 2BH, 2CH に配置) をもっています.

- [4] バイトカウントレジスタ DMA 転送を行うデータの数 (バイト数)を設定するレジスタです。たとえば、10 バイトのデータ転送を行う場合、バイトカウントレジスタには OAH を設定します。また、バイトカウントレジスタに OOH を設定すると、最大の 64 K バイトの転送を行います。チャネル 0、1 とも16 ビットのバイトカウントレジスタをもっており、チャネル 0 のバイトカウントレジスタは I/O 空間の 26H、27H 番地に、チャネル 1 のバイトカウントレジスタは 2EH、2FH に配置されています。
- [5] コントロール/ステータスレジスタ チャネル 0, 1 の動作モードや割込みを制御するため、3 バイトの制御レジスタをもっています。1 つは、チャネル 0, 1 の動作のイネーブル、ディスエーブルや割込み制御を行う 0 DMA ステータスレジスタ(1/O 空間の 0 30 H に配置)、1 つは、チャネル 0 のメモリ サメモリなどの動作モードを設定するための 0 DMA モードレジスタ(1/O 空間の 0 31 H に配置)、もう 1 つは、チャネル 1 の動作モードを設定するための 0 DMA/WAIT コントロールレジスタ(1/O 空間の 0 32 H に配置)の 0 3 つのレジスタです。

## **11・3** DMAC の転送モード

[1] メモリ  $\leftrightarrow$  メモリ  $\leftrightarrow$  64180 の内蔵した DMAC のチャネル  $\circ$  では、メモリ  $\leftrightarrow$  メモリの DMA 転送が可能です。64180 の DMAC は、デュアルアドレス方式をとっています。デュアルアドレス方式は、従来 DMAC の主流であった、データのリードとライトを同時に行うシングルアドレス方式に対し、リードとライトが独立に発生する方式です。表  $\circ$  11・2 にシングルアドレス方式とデュアルアドレス方式の比較を示します。したがって、ウェイトステートが挿入されないとすると、最小バスサイクルは  $\circ$  ステート(リード  $\circ$  ステート、ライト  $\circ$  ステート)です。最大転送レートは  $\circ$  1.3 M バイト/s( $\circ$  = 8 MHz)です。

	バスサイクル	DACK fi	号*	備	考
シングルアドレス方式	1サイクル (1マシンサイクル)	必	要	主にメモリ↔ I/	0 の転送
デュアルアドレス方式	2サイクル (2マシンサイクル)	不	要	シングルアドレ 比べると速度は	

表 11・2 シングルアドレス方式とデュアルアドレス方式

\*DACK 信号…DMAC から出力されるチップセレクトに相当する信号

転送元,転送先のメモリアドレスの指定は,MMUを介さず1MBの物理アドレス空間のアクセスを行うため,20ビットのアドレスレジスタにより行います. この機能により,論理空間上にない物理空間上のデータを転送することが可能となります.

メモリ $\leftrightarrow$ メモリの転送には、2つの転送モードがあります。1つは、DMA 転送を開始すると、バイトカウントレジスタが '0'になり、転送が終了するまで DMAC がバスを専有するバーストモードと、もう1つは、1バイトの DMA 転送 ごとに CPU の1 マシンサイクルを実行し、これを交互に繰り返すサイクルスチールモードです。バーストモードでは、DMAC がバスを専有し CPU サイクルは 実行されないため、転送が終了し CPU に制御が戻るまで割込みが受け付けられませんが、サイクルスチールモードでは CPU と DMAC が交互にバスを使用するため、DMA 転送を行いながら割込み処理を行うことも可能です( $\mathbf{211} \cdot \mathbf{4}$ )。

なお、バーストモードで DMAC がバスを専有している場合でも、リフレッシュコントローラによりリフレッシュサイクルを挿入可能で、DRAM の内容を保持




図 11・4 メモリ↔メモリの DMA 転送

することができます

[2] メモリ $\leftrightarrow$ I/O チャネル 0, 1 ともメモリ $\leftrightarrow$ I/O の DMA 転送が可能です。また、チャネル 0 ではメモリ $\leftrightarrow$ メモリマップド I/O の転送も可能です。さらに、チャネル 0 では内蔵の非同期シリアル (ASCI) との DMA 転送も可能です。メモリ $\leftrightarrow$ I/O もデュアルアドレス方式をとっているため、メモリと I/O へのリードおよびライトサイクルが独立に発生します。I/O を DMA 転送の対象として選択する場合、CE 信号に代わり  $\overline{ACK}$  信号 (DMA 転送の要求信号:  $\overline{DREQ}$  信号に対する応答信号)を返す必要があります。デュアルアドレス方式の場合、メモリサイクルと独立に発生する I/O リード、あるいは I/O ライトサイクルに出力される I/O アドレスをデコードし、 $\overline{ACK}$  信号として使用します。

メモリ $\leftrightarrow$  I/O の DMA 転送を行うためには、DMA の転送をイネーブルにした





図 11·5 メモリ↔ I/O の DMA 転送(メモリ→ I/O の例)

状態 (DE ビットに '1' をセットした状態) で、 $\overline{DREQ}$  信号をアクティブ (Low) にします。この  $\overline{DREQ}$  信号は、コントロールレジスタの設定により、エッジセンスとレベルセンスを選択可能です。 1 バイトごとに同期をとって転送を行うにはエッジセンスが、連続して転送を行うにはレベルセンスが適しています (図 11.5)。

また、レベルセンスの場合要求はラッチされず、 DREQ 信号はサンプリング

### 11. DMA コントローラ



DREQ 信号のサンプリング(DMAサイクル)

図 11・6 DREQ 信号のサンプリングタイミング




図 11·7 TEND 信号の出力

DREQ

タイミングにアクティブになっている必要がありますが、エッジセンスの場合立 下リエッジがラッチされ、サンプリングのタイミングまで保持されています。

 $\overline{DREQ}$  信号は、CPU の通常のマシンサイクル中は、マシンサイクルごとの  $T_3$  サイクルの 1 つ前のクロックの立上リでサンプリングされ、DMA サイクル中は、DMA ライトサイクルの  $T_3$  サイクルの 1 つ前のクロックの立上リでサンプリングされます。  $\overline{DREQ}$  信号のサンプリングタイミングを図  $11\cdot6$  に示します。

最大転送レートは、メモリサイクル 3 サイクル、I/O サイクル 4 サイクル (1WAIT 挿入)の計 7 サイクルで 1 バイトのデータ転送が終了するため、1.1M バイト/s(f=8MHz) を得ることができます。

転送が終了すると  $\overline{\text{TEND}}$  信号が出力され、I/O に対し DMA 転送が終了したことを知らせます。  $\overline{\text{TEND}}$  信号は、最後の1 バイトの転送のライトサイクル中アクティブ (Low 状態) になります。  $\overline{\text{TEND}}$  信号の出力タイミングを図  $11 \cdot 7$  に示します。

## 11・4 チャネルの優先順位

DMA 転送の開始要求が、チャネル 0、1 とも同時に発生した場合、チャネル 0 が優先的に受け付けられます。一方、どちらかのチャネルが連続して DMA 転送を行っている場合、後から転送要求の発生したチャネルは動作することができません。これには次の 2 つの場合が考えられます。

- (1) チャネル 0 がメモリ $\leftrightarrow$ メモリで動作中の場合(バーストモード、サイクルスチールモードのいずれの場合も含む)…  $\mathbf{211 \cdot 8}$  の場合
- (2) チャネル 0 または 1 が, メモリ↔ I/O を連続して行っている場合…図 11·9 の場合

いずれの場合も動作中のチャネルが優先され、後から転送要求が発生したチャネルは動作することができません。





図 11・8 チャネル 0 (メモリ↔メモリ) とチャネル 1 の競合



141

#### 11. DMA コントローラ

ただし、メモリ $\leftrightarrow$ I/Oの転送の場合、動作中のチャネルの転送要求がとだえ、この間にもう一方のチャネルの転送要求が発生すれば、後から要求の発生したチャネルが動作可能となります。また、DMAの転送要求信号( $\overline{DREQ}$ 信号)はエッジセンスとレベルセンスを選択可能ですが、エッジセンスを選択した場合、この要求は実際に転送が行われるまで1回だけ保持されます。したがって、動作中のチャネルの転送終了後、以前に入力され無視されていたエッジの $\overline{DREQ}$ 入力がサンプリングされ、DMA 転送を行います。これに対し、レベルセンスでは要求を保持しませんから、動作中のチャネルの転送終了後、 $\overline{DREQ}$ 端子がアクティブ( $\overline{Low}$  状態)になっていないと  $\overline{DMA}$  転送は行われません。

なお、メモリ $\leftrightarrow$ メモリの転送の場合、転送が開始されると、サイクルスチール モードの場合もバーストモードの場合でも、チャネル0の転送が終了するまでチャネル1は動作することができません。

### **11・5** DMAC とブロック 転送命令

64180 の DMA 転送では、メモリ↔メモリのデータ転送が可能です。一方、64180 はデータ転送を行うため、ブロック転送命令をもっています。ここでは、DMA 転送とブロック転送命令の転送速度の比較をしてみましょう。

DMACのアドレスレジスタの設定には、メモリアドレスと I/O アドレスが 1 バイト設定ごとにプラス 1 される、OT IMR 命令を使用します。ただし、設定値はメモリ空間上のテーブルに連続して配置されているとします。次に、OUTO 命令を用いて、DMA ステータスレジスタ、DMA モードレジスタ、DMA/WAITコントロールレジスタの設定を行います。このプログラムを実行するには、201 ステート必要です。したがって、物理空間上でのメモリ $\leftrightarrow$ メモリのn バイトの転送を行うと、6n+201 ステートとなります。

次に、ブロック転送命令を使用した場合を考えます。HL レジスタに転送元の メモリアドレス、DE レジスタに転送先のメモリアドレス、 BC レジスタに転

LD HL, CNSTO	9	―――― アドレスレジスタに設定する設定値が格納さ
LD BC CNST1	9	れているメモリアドレスの先頭番地
OTIMR	{ 16 不成立 16× 14 成立	T 7+14 B: 設定するレジスタのバイト数(8バイト) C: DMAC のレジスタの先頭アドレス(20H番地)
LD A, CNST2	6	
OUTO (DCNTL),	A 13	
LD A. CNST3	6	
OUTO (DMODE),	A 13	
LD A, CNST4	6	
OUTO (DSTAT),	A 13	DMA イネーブル
	201 ステート	
	(	1) DMA 転送
LD HL, CNST5	9	転送元のメモリアドレス
LD DE, CNST6	9	転送先のメモリアドレス
LD BC, CNST7	9	転送バイト数
LDIR	{14 不成立 12 成立	n-1)+12
	14n+25 ステー	· F

411 1 25 27 1

(2) ブロック転送

図 11·10 DMAC とブロック 転送命令

### 11. DMA コントローラ




図 11·11 DMA 転送とブロック転送のサイクル数

	DMAC	ブロック転送命令
転送の対象となる空間	物理空間(1 M バイト)	論理空間(64 K バイト)
連続転送可能なバイト数	64 K バイト	<b>←</b>
1バイトの転送に要する ステート数	6 ステート	14 ステート
n バイトの転送に必要な ステート数	6n+201 ステート	14n+25 ステート

表 11·3 DMAC とブロック 転送命令の比較

送バイト数を設定し、ブロック転送命令(LDIR 命令など)を実行します。n バイトの転送を実行するには、14n+25 ステート必要となります。実際のプログラムを図  $11\cdot10$  に示します。

したがって、図11·11 に示すとおり22 バイト以上の転送では、DMACを使用したほうが速く転送が行えます。

表11・3 に DMAC とブロック転送命令の比較を示します。 DMA 転送とブロック転送命令の大きな違いは、前者は物理空間上のデータ転送を対象としているのに対し、後者は論理空間上でのデータ転送を対象としている点です。 たとえば、論理空間上で連続しているコモンエリア1とバンクエリアが、物理空間上では不連続な場合もあります。 このような場合は、 DMAC よりもブロック転送命令を使用するほうが得策です。 これに対し、論理空間上にない物理空間上のデータを参照する場合は、 DMAC により直接データを論理空間上にストアするのが便利です。

### **11・6** DMAC の使用例

- [1] **メモリ\leftrightarrowメモリ DMAC**のチャネル0 でメモリ $\leftrightarrow$ メモリの転送を行うためには、次のような手続きを行います。
  - (1) 転送元の転送開始アドレスを SAR0 (I/O 空間の 20, 21, 22H) に設定
  - (2) 転送先の転送開始アドレスを DAR0 (I/O 空間の 23, 24, 25H) に設定
  - (3) 転送するデータのバイト数を BCR0 (I/O 空間の 26, 27H) に設定
  - (4) メモリ**→**メモリの指定,アドレスの増減,およびサイクルスチール,バーストモードの転送モードを DMA モードレジスタ (I/O 空間の 31H) に設定
- (5) DMA ステータスレジスタ (I/O 空間の 30H) に設定を行い, DMA 転送 をイネーブルにする. また DMA 転送終了後, 割込みを発生することも可能 DMA 転送をイネーブルにした I/O ライトサイクル終了後, 次の命令の 1 マシ ンサイクルを実行し, DMA 転送が開始されます. DMAC はレジスタが多く(ただ



図 11・12 メモリ↔メモリ転送のプログラム例 (チャネル 0)

#### 11. DMA コントローラ

し連続に配置されている), 64180 の新規命令の OTIMR 命令や OUTO 命令を使用すると便利です。図 11・12 にフローチャートと実際のプログラムを示します。

- [2] メモリ $\leftrightarrow$  I/O チャネル 0, 1 ともメモリ $\leftrightarrow$ I/O の転送が可能です. ここでは、チャネル 1 でメモリ $\rightarrow$ I/O の転送を行う手順を示します.
  - (1) 転送元のメモリアドレスを MAR1 (I/O 空間の 28, 29, 2AH) に設定
  - (2) 転送先の I/O アドレスを IAR1 (I/O 空間の 2B, 2CH) に設定
  - (3) 転送するデータのバイト数を BCR1 (I/O 空間の 2D, 2EH) に設定
  - (4) DREQ 信号のセンス(エッジセンス、レベルセンス)の指定、ソース、 ディスティネーションの指定、およびメモリアドレスの増減の指定を、 DMA/WAITコントロールレジスタ(I/O空間の32H)に設定
  - (5) DMA ステータスレジスタに設定を行い、DMA をイネーブルにする. また割込みも使用可能

この状態で  $\overline{DREQ}$  信号がアクティブ(Low 状態)になると、メモリ $\rightarrow$  I/O の DMA 転送が行われます。図 11・13 にフローチャートとプログラム例を示します。




図 11·13 メモリ↔I/O 転送のプログラム例 (チャネル 1)

## 第Ⅲ編

応用

第III編では、64180を使って実際にシステムを 組む場合のインタフェース例を述べます。64180 は周辺 LSI の機能を取り込んでいますが、マル チチップマイコンのため、メモリ、I/O を接続し てシステムを組みます。そこで、12章では SRAM、 DRAM などのメモリとのインタフェース方法、 13章では各種周辺 LSI とのインタフェース方法 を述べます。14章では、64180の新規命令の使用 例を述べます。15章では 64180を使用した具体 的なシステムとして、180 カードパソコンについ て述べます。180 カードパソコンは葉書サイズの ボードに、64180、256 KDRAM、EPROM、FDC を搭載した CP/M PLUS システムです。

## 12。メモリンタフェース

64180 は MMU を通して、1 M バイトもの大容量メモリを管理することができます。この章では、64180 とメモリ(SRAM、DRAM、EPROM)との具体的なインタフェース例を述べます。64180 はリフレッシュコントローラを内蔵しているため、DRAM とも容易に接続できます。また、最近注目されてきている DRAM のように大容量メモリでありながら、SRAM のように使いやすい 擬似 SRAM とのインタフェース例も述べます。

### 12・1 SRAM の接続

64180 は SRAM と簡単に接続できます。 $HM62256(32 \, \mathrm{K} \, \mathrm{ワート} \times 8 \, \mathrm{bit})$ との接続の場合, $\overline{\mathrm{CS}}$  信号はアトレスと  $\overline{\mathrm{ME}}$  信号により生成します。 $\overline{\mathrm{OE}}$  信号は  $\overline{\mathrm{RD}}$  信号に、 $\overline{\mathrm{WE}}$  信号は  $\overline{\mathrm{WR}}$  信号に接続します。  $\mathbf{Z} \, 12 \cdot 1 \, \mathrm{T}$  は, $\mathbf{SRAM}$  は 64180 の物理アトレス O8000H 番地~OFFFFH 番地に配置します。

ドレス 08000H 番地~OFFFFH 番地に配置します. メモリアクセス時のクリティカルパスは、オペコードフェッチ時です.オペコードフェッチ時は  $T_3$  サイクルの立上リでデータが取り込まれます。 $\phi=6.144$  MHz時、ウェイトサイクルなしでアクセスタイムの許容範囲は 144 ns( $\overline{CS}$  信号デコード回路の遅延を含む)以下で、アクセスタイム 120 ns のSRAM が使えます。  $\phi=8$  MHz 時では、ウェイトサイクルなしでアクセスタイム 120 ns のSRAM が使えます。  $\phi=8$  MHz 時では、ウェイトサイクルなしでアクセスタイムの許容範囲は 107 ns ( $\overline{CS}$  信号デコード回路の遅延を含む)以下で、アクセスタイム 85 ns の SRAM が使えます。




図 12·1 SRAM の接続

91	B	A	Y.	11	1/2	Y
H	X	X	1-1	1-	H	1-(
1	_	_	(4)	1-1	H	17
L	L	FI	(-1		H	17
L	H	L	M	4	L)	4
,	1-(	1-1	H	1-1	1-1	L

150

## **12・2** 擬似 SRAM の接続

擬似 S R A M は、S R A M と同様に使えること、かつ D R A M のように安価であることからポピュラーになりつつあります。64180 に擬似 S R A M を接続した例を図  $12 \cdot 2$  に示します。擬似 S R A M は、D R A M と同様にリフレッシュを行わなければなりませんが、64180 はリフレッシュ機能を内蔵しているため、回路が簡単になります。100 は 100 は 100 は 100 は 100 は 100 は 100 としているか、本来なら 100 は 100 が必要ですが、100 なの外部回路が必要です。その対策として、擬似 S R A M がもっているリフレッシュアドレスを必要としないオートリフレッシュモードを使用します。このモードでは 100 は 100 内部でリフレッシュカウンタにより、100 にするだけで、内部でリフレッシュが実行されます。したがって 100 を使う場合、100 を使う場合、100 を 100 の間隔を設定するだけで、擬似 S R A M のリフレッシュが行えます。たとえば 100 の場合、リフレッシュ間隔を 100 ステートに設定します。




図 12·2 擬似 SRAM の接続

### 12·3 DRAM の接続

DRAMを接続するためには、アドレスのマルチプレクサ、RAS、CAS 信号の生成、リフレッシュサイクルの発生が必要です。64180 はリフレッシュコントローラを内蔵しているため、通常のマイコンシステムで必要なリフレッシュコントロール用回路(リフレッシュアドレス発生用カウンタ、CPU へのバス権要求回路など)が不要になります。64180 に 256KDRA Mを接続した例を図 12・3 に示します。

DRAMのアドレスは、ロウアドレスとカラムアドレスを時分割で入力します.そのため、アドレスマルチプレクサを使います. $\overline{RAS}$  信号の立下リでロウアドレスを確定しますが、64180の  $\overline{ME}$  信号をそのまま  $\overline{RAS}$  信号として使用できます.この場合、 $\overline{ME}$  信号の 'High' 時間およびアドレスセットアップ時間に注意します.図 12・4 に DRAM アクセスタイミングを示します.アドレスマルチプレクサ切替え信号と  $\overline{CAS}$  信号は、通常ディレイ回路で複雑になるのですが、64180




図 12·3 DRAM の接続例

から出力されているE信号を使用すると簡単な回路で生成できます。本来E信号は、68 系周辺 LSIを接続するための信号ですが、DRAMコントロールに流用しています。ME信号による RAS 信号の立下りでロウアドレスを確定し、E信号の立上リでカラムアドレスに切り替え、次のφ信号の立上りで CAS 信号を立ち下げ、力




図 12·4 DRAM アクセスタイミング

ラムアドレスを確定します。この例では $\overline{CAS}$ 信号が遅れるため、1ウェイトサイクル挿入します。

DRAMのリフレッシュは、RAS オンリリフレッシュモードで行います.この場合リフレッシュアドレスを入力しますが,64180 内蔵のリフレッシュコントローラが,8 bit のリフレッシュアドレスを発生します.リフレッシュサイクルの間隔は,動作周波数によりリフレッシュコントロールレジスタを設定して決めます.たとえば, $\phi$ =6.144 MHz の場合,80 ステート間隔に設定します.64180内蔵のリフレッシュコントローラは8 bit のリフレッシュアドレスを出力するため,256 リフレッシュサイクル/4 ms の 256 KDRAM しか接続できません.512リフレッシュサイクル/8 ms の 1MDRAM を接続するためには,図12・5 に示すようなリフレッシュアドレスを1 bit 追加する回路を外付します.




図 12·5 1M DRAM 接続時のリフレッシュアドレス追加回路

### 12・4 EPROM の接続

EPROMの  $\overline{\text{CE}}$  信号はアドレスと  $\overline{\text{ME}}$  信号で生成します。EPROMはリードオンリのため、誤って  $\overline{\text{EPROM}}$  にデータをライトしようとしても、データが衡突しないように 64180 の  $\overline{\text{RD}}$  信号を  $\overline{\text{EPROM}}$  の  $\overline{\text{OE}}$  信号に接続してください。SRAMの場合と同様に、オペコードフェッチ時のアクセスタイムの許容範囲は $\phi=6.144$  MHz で 144 ns 以下、 $\phi=8$  MHz で 107 ns 以下(いずれもウェイトサイクルなしでデコード回路の遅延を含む)になります。最近では、アクセスタイムが 100 ns 以下の高速  $\overline{\text{EPROM}}$  が出始めていますが、大部分の  $\overline{\text{EPROM}}$  のアクセスタイムは 200 ns 以上です。そのため、ウェイトサイクルを挿入しなければなりません。64180 内蔵のウェイトコントロール機能を使うと、外付ハードウェアなしで  $\overline{\text{EPROM}}$  をアクセスできます。

図 12・6 では、消費電流を抑えるため、アクセスタイミングを  $\overline{CE}$ ,  $\overline{OE}$  両信号 で制御しています。 $\overline{EPROM}$  はリードオンリのため、 $\overline{CE}$  = 'Low' 固定とし、 $\overline{OE}$  信号のみで制御することができます。この場合、アクセスタイムを短縮でき、ウェイトサイクルを挿入しなくてもよくなります。ただし、 $\overline{CE}$  = 'Low' のままだと消費電流は増えたままです。特に CMOS タイプの  $\overline{EPROM}$  では、顕著な差が現れます。




図 12・6 EPROMの接続

## 12·5 WAIT 信号発生回路

64180 内蔵のウェイトコントロール機能は、外付ハードウェアなしで中低速メモリをアクセスできるので便利です。ただし、メモリアクセス時に必ず設定した数だけウェイトサイクルが入るため、EPROMと SRAMが混在した場合など、EPROMをアクセスしたときはウェイトサイクルが入り、SRAMをアクセスしたときはウェイトサイクルが入り、SRAMをアクセスしたときはウェイトサイクルが入らないようにすることは、ソフトウェアだけでは不可能です。64180 の WAIT 信号に Low を入力すると、その期間ウェイトサイクルを挿入できます。図 12・7 のような、EPROMの  $\overline{\text{CE}}$  信号が 'Low' になったときだけ  $\overline{\text{WAIT}}$  信号を 'Low' にする外付回路を付加すると、選択的なウェイトサイクル挿入ができます。図 12・8 にウェイトステートタイミングを示します。




図 12·7 WAIT 信号発生回路




図 12·8 ウェイトステートタイミング



# 13. 1/0インタ

是是是我们的一个人,我们就是这个人的,我们就是一个人的。""我们就是一个人的。""我们就是一个人的。""我们就是一个人的,我们们也不是一个人的。""我们就是一个 第一个人的,我们就是一个人的,我们就是一个人的,我们就是一个人的,我们就是一个人的,我们就是一个人的,我们就是一个人的,我们就是一个人的,我们就是一个人的,我们

64180 は、DMAC、ASCI、タイマなどの周辺 機能を内蔵していますが、その他に各種 I/O を外 付できます。8255、8251 などの 80 系周辺 LSI、 Z80-PIO、SIO などの Z80 系周辺 LSI、6845、 6321 などの 68/63 系周辺 LSI とのインタフェー ス例を述べます。Z80 系周辺 LSI を接続する場 合、64180 Zバージョンを使用します。68/63 系 周辺 LSI 用には、64180 から出力されている E 信号を使用します。

## 13・1 80 系周辺 LSI との接続

80 系周辺 LSI は、 $\overline{CS}$ 、 $\overline{RD}$ 、 $\overline{WR}$  信号で制御します。 $\overline{ZS}$  1 では、80 系タイマ 8253 を例にとり説明します。 $\overline{RD}$ 、 $\overline{WR}$  信号に対する  $\overline{CS}$  信号のセットアップ時間を確保するため、 $\overline{CS}$  信号はアドレスのみから生成します。80 系周辺 LSI用の  $\overline{RD}$ 、 $\overline{WR}$  信号は、64180 の  $\overline{IOE}$  信号と  $\overline{RD}$ 、 $\overline{WR}$  信号の AND をとって生成します。

80 系周辺 LSI では  $\overline{\text{CS}}$ ,  $\overline{\text{RD}}$ ,  $\overline{\text{WR}}$  信号の幅でアクセスが規定されています。 そのため、64180 の動作周波数が高くても、80 系周辺 LSI をアクセスするときだけウェイトサイクルを挿入することにより 64180 を接続できます。64180 は内蔵ウェイトコントローラにより、ソフトウェアで I/O 空間アクセス時に  $1\sim 4$  ウェイトサイクル挿入できます。この機能を使用すると、64180 が高速動作時も外部ウェイト回路なしで 80 系周辺 LSI を接続できます。 $\phi=6.144$  MHz で 8253 が 5 MHz バージョンの場合、1 ウェイトサイクル挿入します。図  $13\cdot 2$  にタイミ




図 13·1 80 系周辺 LSI の接続例




図 13・2 8253 のアクセスタイミング

ング図を示します. なお、この場合、各信号のセットアップ、ホールト時間に注 意しなければなりません.

表	13	• 1	周辺LS	の種類
Order Val	- Company	- Constant	-	

			80 系	Z80 系	68/63 系
パラ	ラレル	1/0	8255	Z80-PI0	6821/6321
シリ	ノアル	1/0	8251	Z80-SIO	6850/6350
9	1	マ	8253	Z80-CTC	6840/6340
ť	Ø	他	8237 (DMAC)	Z80-DMA (DMAC)	6845 (CRTC)

## **13・2** Z80 周辺 LSI の接続

64180 は Z80 上位コンパチブルになっています。ただし、Z80 周辺 LSI とディジーチェイン接続する場合、64180Z を用います。64180R1を使用する場合ハードウェアに制限があり、外付回路が必要です。64180Z でもリセット直後は 64180R1 と同じ信号タイミングです。そのため、動作モードコントロールレジスタを設定して、Z80 用の信号タイミングに変更します。表 13・2 に動作モードコントロールレジスタの設定方法を示します。なお、64180 と Z80 の信号名が少し違います。64180 の IOE、LIR 信号が Z80 の IORQ、MI 信号に相当します。

	Z80 周辺	2 LSI	OMCR へのビットセット			
No.	デイジーチェイン	СТС	PIO	LIRE	LIRTE	ĪŌĊ
1	有	有	有	0	"0"をライト*	0
			無	0	-	0
		無	有	0	"0"をライト*	0/1
			無	0	_	0/1
2		有	1	1	-	0
	無	無	_	1	_	0/1

表  $13 \cdot 2$  64180Z での動作モードコントロールレジスタの設定

Z80 周辺 LSI を使用する場合、割込みの優先順位を決定できるディジーチェイン接続に特徴があります。ディジーチェインは、Z80 周辺 LSI の IEI、IEO 端子を接続して実現します。図13・3では SIO が一番優先順位が高くなっています。ディジーチェイン接続を行うときに注意しなければならないのは、64180Zの ASCI、DMAC などの内蔵周辺機能とはディジーチェイン接続できないことです。そのため、ディジーチェイン接続の特徴になっている優先順位の高いデバイスが割込みルーチンを実行中は、優先順位の低いデバイスは割込みを要求できないという機能が 64180Z内蔵の周辺機能に対して使えません。また、ディジーチェイン接続されている Z80 周辺 LSI からの割込みルーチンを実行中に、64180 Z内蔵の周辺機能から割込み要求があり、その割込みルーチンの最後で RETI 命令を実行すると、Z80 周辺 LSI は自分の割込みルーチンが終了したと勘違いし

<sup>\*</sup> Z80PIO のレジスタ設定後1回実行




図 13·3 Z80 周辺 LS I 接続例




図 13・4 デイジーチェイン接続時の割込みルーチンからの復帰

### 13. I/Oインタフェース

て、IEO 信号を'High'にし優先順位の低い周辺 LSIへの割込み禁止を解除します。この勘違いは、デイジーチェイン接続されていない割込みルーチンで RETI 命令を実行したのが原因です。そこで、デイジーチェイン接続を行っている場合、デイジーチェイン接続をしていない 64180 Z 内蔵の周辺機能や他の周辺 LSI の割込みから復帰するときは、図 13・4 のように RET 命令を使用します。

通常, 64180 ではデイジーチェイン接続を行わないほうが, システム構築が考えやすくなります.

### 13・3 68系 周辺 LSI との接続

64180 は 68 系周辺 LSI 用に**E信号**を出力しています。**E**信号を使えば,68 系周辺 LSI を 80 系 CPU の 64180 にダイレクトに接続できます。図 13・5に HD63-B21 を接続した例を示します。68 系周辺 LSI を接続する場合に注意しなければならないのは,**E**信号の 'High' 出力期間です。64180 のバスは非同期バスであるため,メモリ,I/O のリード・ライト間隔が一定ではありません。そのため,**E**信号の波形が不規則になります。**表 13・3**に,64180 の 各状態における**E**信号の出力タイミングを示します。**E**信号の 'High' 期間が最少幅になるのは,I/O ライトサイクル時です。たとえば,HD63B21 の **E**信号 'High' 幅は最低 220 ns 以上必要です。そのため,64180 の動作周波数は  $\phi$ =4.5 MHz 以下で使用するか,ウェイトサイクルを挿入します。

また、E 信号の出力形が duty 50% でないため、周辺 LSI が E 信号を基にして外部とインタフェースしている場合、注意が必要です。たとえば、HD63B21 では、ハンドシェイク制御出力から 64180 の E クロックサイクル幅がそのまま出




図 13·5 68 系周辺 LSI の接続例

### 13. I/Oインタフェース

表  $13\cdot 3$  各状態における E 信号の出力タイミング

バス状態	E 信号の 'High' タイミング	E信号の'High'期間
オペコードフェッチ メモリリード/ライトサイクル	$T_2 \nearrow \sim T_3 \searrow$	1.5ø+nø
1/0 リードサイクル	l'st Tw ✓ ~T <sub>3</sub> \	0.5ø +nø
1/0 ライトサイクル	I'st Tw ✓ ~T <sub>3</sub> ✓	n·φ
NMI アクノレッジ第 1 マシンサイクル	$T_2 \nearrow \sim T_3 \searrow$	1.5¢
INT <sub>0</sub> , INT <sub>1</sub> , INT <sub>2</sub> 内部割込み アクノレッジ第1マシンサイクル	l'st Tw⊅~T₃>	0.5ø+nø
Bus Release, Sleep System Stopモード	φ\. ~ φ\.	2øまたは1ø

n:WAITステートの挿入数

力されます. ところが,同じ 68 系周辺 LSI である 6845 は内部レジスタのアクセスのみに E 信号を使用しているため, E 信号の 'High' 期間のみ注意すればいいことになります.

割込みを使う場合は、HD63B21 の割込み出力信号はオープンドレイン出力となっているため、プルアップ抵抗を接続し、レベルセンス、ベクタ方式の外部割込み信号の $\overline{INT_1}$ 、または $\overline{INT_2}$ に接続すればいいでしょう.

#### 13・4 FDC の接続

64180に FDC(Floppy Disk Controller)を接続する場合、64180と FDC 間のデータ転送方法として、プログラム転送を使う方法と DMA 転送を使う方法 があります。通常、他の CPU ではプログラム転送を使うため、他のプログラムを実行することができません。また、DMA 転送を使うと高価な DMAC が必要になります。それに対して、64180 は DMAC を内蔵しているため、外付 DMAC なしで DMA 転送を行うことができ、プログラム実行のスループットを上げることができます。図 13・6 に、64180 と FDC の HD63265 の接続例を示します。

HD63265 は高精度データセパレータ回路を内蔵しているため、外付VFO回路が不要であり、標準の FDC とソフトウェアコンパチであり、また、80 系、68系両バスインタフェースを備えた FDCです。HD63265の DMA 制御信号の  $\overline{DREQ}$ 、  $\overline{TEND}$  信号は、64180の  $\overline{DREQ_1}$ 、  $\overline{TEND_1}$  信号に接続します。なお、 $\overline{DACK}$  信号に対応する信号を 64180 はもっていません。なぜなら、64180 内蔵の DMACは、メモリアドレスと I/O アドレスを別々に出力するデュアルアドレス方式の DMA 転送をサポートしているからです。そのため、シングルアドレス方式の DMA 転送をサポートしているからです。そのため、シングルアドレス方式の DMA 転送




図 13·6 FDC の接続例


#### 13. I/O イ ン タ フェース

1/0 アドレス	内容
80H	FDC(HD63265) ステータスレジスタ
81H	FDC(HD63265) データレジスタ
90H	FDC(HD63265) DACK 信号用(DMA 時)

表 13・4 FDC アドレスマップ

用の FDC と接続する場合、 $\overline{DACK}$  信号を別の方法で生成します。64180 は I/O のリード/ライト時と同様に、DMA 転送時も I/O アドレスを出力します。そこで、DMA 転送用の I/O アドレスを設定しておき、 $\overline{CS}$  信号と同様にデコード信号を  $\overline{DACK}$  信号に入力します( $\overline{\textbf{表}}$  13・4)。図 13・7 に、64180 と  $\overline{HD}$  63265 の  $\overline{DMA}$  転送タイミングを示します。

 $DREQ_1$  信号はレベル入力とエッジ入力が選択可能ですが、HD63265 とのインタフェースでは**エッジ入力**を選択します。DMA ライトサイクル時  $\overline{DACK}$  信号が 'Low'になると、HD63265 は  $\overline{DREQ}$  信号を 'High' にします。64180 は  $T_3$  ステートの前の、ステートの $\phi$ の立上リで  $\overline{DREQ_1}$  信号をサンプリングしているため、レベル入力を選択すると  $\overline{DREQ_1}$  信号が 'High' になる前にサンプリングしてしまい、DMA 転送が余分に行われます。エッジ入力を選択しておくと、立下リエッジを検出しないと DMA 転送を行わないため、 $\overline{DREQ}$  信号の立上リが遅れてもだいじょうぶです。



#### 13·5 CRTC の接続

64180 を使用して CP/M システムなどのパソコンやワープロを構築する際必要になるのが、CRT コントローラ (以下 CRTC と略す) や LCD タイミングコントローラ (以下 LCTCと略す) などの表示系コントローラの制御です。HD 6445 は CRT 表示に必要な各種タイミング信号を発生し、画面分割やスムーズスクロールなどの各種機能を備えた、小形の簡易キャラクタディスプレイから高解像度のフルグラフィックシステムまで適用できる CRTCです。図 13・8 に、HD 6445 を使用したキャラクタ表示システムを示します。

64180 と HD6445 を接続する場合、 CS 信号はアドレスのみから生成します。




図 13·8 HD6445による CRT 表示システム構成例

#### 13. I/O インタフェース

HD6445 の RD, WR 信号は 64180 の IOE 信号と RD, WR 信号の AND をとって生成します。HD6445 は表示タイミングのみ出力するため、64180 が表示データをリフレッシュメモリにライトし、その表示データを HD6445 が CRT に出力する形をとります。リフレッシュメモリを 64180 と HD6445 の 2 つの LSI がアクセスするため、バスの競合がおこります。バスの競合を回避するため、64180 と HD6445 の出力アドレスを切り替えるアドレスマルチプレクサ回路、データバスを切り替えるデータバッファ、およびアクセスタイミングを調整するメモリアクセス調停回路が必要になります。

リフレッシュメモリへのアクセスを CPU 優先にすると、CRTC アクセスが阻害されるため、CRT 上にちらつきが出ます。ちらつきを防止するためには、CRTC のアクセスを優先する必要があります。CRTC アクセスを優先するために、CRTC がリフレッシュメモリをアクセスしている間、CPU がリフレッシュメモリをアクセスしないように、ハードウェアまたはソフトウェアで対処します。もともと非同期である CRTC と CPU のバスタイミングを、CPU がリフレッシュメモリをアクセスするときのみ 64180 の  $\overline{WAIT}$  信号を制御して、CRTC のバスタイミングにあわせます。この方法はメモリアクセス調停回路が複雑になりますが、プログラム実行のスループットが上がります。図 13・9 にアクセスタイミングを示します。

高解像度グラフィックシステム,たとえば 640×400 ドット RGB カラー表示システムでは,96 K バイトのリフレッシュメモリが必要ですが,64180 内蔵のMMU を使うことで簡単にメモリ管理が行えます.




図 13・9 リフレッシュメモリアクセスタイミング

#### 13·6 LCTC の接続

13·5 節では CRTC を接続しましたが、本節では LCD タイミングコントローラ (以下 LCTC と略す)を接続した例を示します (図 13·10). HD64645 は、大容




図 13·10 HD64645による LCD 表示システム構成例

#### 13. I/Oインタフェース

量ドットマトリクス液晶表示コントローラで、6845CRTC とソフトウェアコンパチブルであり、さらにスムーズスクロール、キャラクタ単位の反転ブリンク、キャラクタ・グラフィック重合せ表示用のアトリビュート機能をもっています。そのため、6845 を使用した CRT 表示システムを LCD 表示システムに置き替える場合、ソフトの遺産を活用できます。

HD64645による LCD 表示システムは、基本的に HD6445による CRT 表示システムと同様です。64180と HD64645のバスの競合がおきないように、64180と HD64645の出力アドレスを切り替えるアドレスマルチプレクサ回路、データバスを切り替えるデータバッファ、アクセスタイミングを調整するメモリアクセス調停回路が必要です。HD64645は、リフレッシュメモリを 2 バイト単位で管理しています。たとえば、キャラクタ表示モードのときはキャラクタデータ用VRAMとアトリビュート用 ARAMの 2 バイト構成で、HD64645は 2 バイト同時にアクセスします。64180はリフレッシュメモリを 1 バイト単位でアクセスするため、VRAMと ARAMのアドレスを違える必要があります。

また、CRTCの場合と同様に、リフレッシュメモリへのアクセスを LCTC 優先にする必要があります。LCTC がリフレッシュメモリをアクセスしている間、CPU がリフレッシュメモリをアクセスしないように、ハードウェアまたはソフトウェアで対処します。もともと非同期である、LCTC と CPU のバスタイミングを CPU がリフレッシュメモリをアクセスするときのみ 64180 の WAIT 信号を制御して、LCTC のバスタイミングにあわせます。この方法は、メモリアクセス調停回路が複雑になりますが、少しの待ち時間でリフレッシュメモリをアクセスできるため、プログラム実行のスループットが上がります。

# 14。新規命令

64180 は Z80 の 158 個の命令に加え,7 種類 12 個の命令が追加され 165 個の命令をもっています. これらの命令は,64180 に内蔵された周辺機能を効率よく使用したり,Z80 に比べ大幅にスループットを向上させるうえで不可欠な命令です.また,スリープ命令のように CMOS の低消費電力を生かすうえで,重要な命令も含まれています.これらの命令を使用することにより,効率よいプログラムを作成することができます.

# 14・1 新規命令の概要

64180 は、Z80 と互換性のある命令セット (158 命令) に加えて、7 種類 12 個 の命令が追加され165個から成る命令セットをもっています.(表14・1).

表 14·1 追加命令一覧 ニーモニック 区 分 能 機  $(00m)_1 \rightarrow g$ I/O 命令 INO g, (m) 1  $m \rightarrow A_0 \sim A_7$ 00-A8-A15  $g \rightarrow (00m)_1$ OUTO(m), g 2 I/O 命令  $m \rightarrow A_0 \sim A_7$  $00 \rightarrow A_8 \sim A_{15}$  $(HL)^{M} \rightarrow (OOC)^{I}$ HL+1→HL OTIM  $C+1\rightarrow C$   $C\rightarrow A_0 \sim A_7$  $B-1\rightarrow B$   $OO\rightarrow A_8 \sim A_{15}$  $(HL)^{M} \rightarrow (OOC)^{I}$  $HL + 1 \rightarrow HL$  $C+1\rightarrow C$   $C\rightarrow A_0 \sim A_7$ OTIMR  $B-1\rightarrow B$   $OO\rightarrow A_8 \sim A_{15}$ Repeat Q Until B=0 3 I/O 命令  $(HL)_M \rightarrow (OOC)_1$ HL-1→HL OTDM  $C-1\rightarrow C$   $C\rightarrow A_0 \sim A_7$ 00→A<sub>8</sub>~A<sub>15</sub> B-1→C  $(HL)^{M} \rightarrow (OOC)^{I}$ HL – 1→HL OTDMR  $C-1\rightarrow C$   $C\rightarrow A_0\sim A_7$  $B-1\rightarrow B$   $OO\rightarrow A_8\sim A_{15}$ Repeat Q Until B=0 MLT WW 4 8ビット算術命令  $WWHr \times WWLr \rightarrow WW_R$ 8ビット論理演算  $C \rightarrow A_0 \sim A_7$ 5 TSTIO m (00C)1·m 命令  $00 \rightarrow A_8 \sim A_{15}$ TST g Acc · g 8ビット論理演算 Acc · (HL)M TST(HL) 6 命令 TST m Acc · m 7 SLP CPUコントロール Sleep

- この追加された12命令は、次の3種類に大別することができます。
- (1) 64180 の内蔵する周辺機能を効率よく使用するための入出力命令 INO, OUTO 命令など
- (2) Z80 に備えていない命令で処理能力を向上する命令
  - ① 論理演算命令, TST 命令など
  - ② 乗算命令 (MLT 命令)
- (3) CMOS の低消費電力を有効に活用するための命令 (SLP 命令)
- (1)の INO, OUTO などの命令は、内蔵の周辺機能を使用する場合に便利です。 内蔵の周辺機能のレジスタは、64180 のもつ 64 K バイトの I/O 空間中の 64 バイトに割り当てられており、INO、OUTO などの命令は、この周辺機能のレジスタを効率よくアクセスするための入出力命令です。
- (2)の TST 命令は、RAM上のフラグをチェックする場合などに使用します. TST 命令は AND 命令とは異なり、RAMや I/O レジスタの値に影響を与えることなくフラグなどのチェックが可能です。また、MLT 命令は制御応用には必須の機能で、8 ビット×8 ビットの乗算命令です。(2)の TST 命令、MLT 命令はいずれも Z80 がもっていない機能を命令としてもち、実行ステートの低減を実現する命令です。
- (3)は低消費電力モード (スリープモード)を設定する命令です. SLP 命令は, 64180 のような CMOS のマイクロプロセッサには必須の命令といえます.

また、これらの拡張命令は、マクロ80のような従来、8085、Z80用として広く普及しているマクロアセンブラを用いて使用することができます。具体的には、拡張された命令をマクロ定義することにより、Z80用のマクロアセンブラを64180用のアセンブラとして使用することができます。

#### 14・2 入出力命令の使用例

64180 は内蔵の周辺機能を効率よく使用するため、入出力命令(I/O命令)を 追加しています。追加された命令は、次に示す3種類6つの命令です。

- (1) INO 命令
- (2) OUTO 命令
- (3) OTIM, OTIMR, OTDM, OTDMR 命令

内蔵周辺機能のレジスタは、64 K バイトの I/O 空間上のO 番地から 256 番地の中に配置されています。実際には、この中の 64 バイトだけが使用されています。Z80 の命令を用いてこれらのレジスタをアクセスしようとする場合、ロード命令で BC レジスタに 16 ビットのアドレスを設定したうえで、OUT (C)、g 命令などの命令を使用します。従来、Z80 で I/O の書込みに使用した OUT (m)、A は、Pキュムレータの内蔵がアドレスの上位( $A_8 \sim A_{15}$ )に出力されるため、内蔵周辺のレジスタ書込みには使用できません(図  $14 \cdot 1$ )。

これに対し(1)~(3)の命令は、BC レジスタへの設定をせずに周辺機能のレジスタをアクセス可能です。(1)~(3)の追加命令は、オペランドで下位8 ビット( $A_7$ ~ $A_0$ )を設定し、上位8 ビット( $A_{15}$ ~ $A_8$ )には自動的に OOH が設定されます。

たとえば、内蔵の DMAC のレジスタを設定する例を示します。 DMAC は設定すべきレジスタが多く、効率よくレジスタの設定を行う必要があります。 Z80 では、OUTI、OUT (C)、A命令を使用しています。これに対し 64180 では、OTIMR、OUTO命令を使用し、レジスタの設定を行っています。ここで OTIMR




図 14・1 I/O 空間上のレジスタ設定を行うプログラム例




図 14・2 追加された入出力命令の使用例

命令はI/Oへのブロック転送命令で、メモリから連続するI/Oへのブロック転送を行います。この例では、OUTO、OTIMR 命令の使用により、プログラムライン数、バイト数、実行ステート数とも、Z80 の命令を使用した場合に比べ $50\sim60$ %に削減しています( $\mathbf{図 14\cdot 2}$ )。

なお、このプログラムはチャネル 0 の DMAC で、メモリ↔メモリの転送をサイクルスチールモードで実行させる例です。

# 14・3 論理演算命令 (TSTIO命令)の使用例

TSTIO 命令も、主に 64180 の内蔵する周辺機能を考慮して追加された命令です。TSTIO 命令はCレジスタに下位8ビットのI/Oアドレス  $(A_7 \sim A_0)$  を指定すると上位8ビット  $(A_{15} \sim A_8)$  に '00' が指定され、このアドレスのレジスタの値とオペランドで指定した8ビットのデータとの論理積をとる命令です。結果はフラグにのみ反映される非破壊の論理演算を行います (図 14・3、表 14・2)。

**Z80** の命令を使用する場合、IN A, (C) などの入力命令により、アキュムレータに I/O のレジスタを読み出し、論理演算命令(AND m など)により'1'、'0' の判定を行います.64180 では、この動作を TSTIO 命令、1 命令で実現することができます.また AND 命令の場合、1 度論理演算を実行するとその値が破壊されるため、再度論理演算を行う場合、もう1 度 I/O から読み出すか他のレジスタに退避しておく必要があります.これに対して、TSTIO 命令は非破壊であるため、何度でも異なる値との論理演算を実行することができます.

たとえば、TSTIO命令を用いて内蔵の非同期シリアル(ASCI)のフラグを




表 14·2 TSTIO 命令と AND 命令の実行結果

	フラグ	レジスタへの反映
TSTIO 命令	変化する	反映しない (非破壊)
AND 命令	変化する	Acc に反映する(破壊)

14·3 論理演算命令(TSTIO命令)の使用例




図 14·4 TSTIO 命令の使用例

判定し、フラグに応じた処理を行うプログラムを考えてみましょう。非同期シリアルのステータスレジスタ(チャネル 0 は I/O 空間の O4H, チャネル 1 は O5H)には、RDRF、OVRN など 5 つ(チャネル 0 の場合 DCD も加え 6 つ)のステータスフラグがあります。ここでは受信のみについて考慮すると、RDRF、OVRN、PE、FE、DCD の計 5 つのフラグを判定する必要があります。64180 は Z80 に比べ、TSTIO 命令により効率よくフラグの判定を行えるため、Z80 の命令のみを使用した場合に比べ、ライン数で 60%、バイト数、実行サイクル数でも 80% 程度にプログラムを削減することができます(図  $14\cdot4$ )。

なお、ここに示したプログラムでは、簡単にするためパリティーエラー(PE) とフレーミングエラー(FE)に関する処理は、同一のプログラム(プログラム 中の LO3 の処理)としてあります。

#### **14・4** MLT命令の使用例

64180 は、8 ビット×8 ビットの乗算命令をもっています。この乗算命令は、BC レジスタなどのレジスタペアを使用して8 ビット×8 ビットの乗算を行います。たとえば、B レジスタ、C レジスタにそれぞれ乗数、被乗数を設定し MLT 命令を実行すると、積(答え)が BC のレジスタペアにストアされます。この 16 ビットのペアレジスタとしては、BC レジスタ、DE レジスタ、HL レジスタ、スタックポインタ(SP)の 4 種類のレジスタを使用できます。 MLT 命令の実行には 17 ステートかかり、実際の実行時間は 8 MHz 版で 2.1  $\mu$ s かかります。

従来, Z80 では乗算命令をもっていなかったため、シフト命令を使用して乗算のプログラムを作成する必要がありました。これに対し 64180 は、MLT 命令に

(	Z80の命令を使用した場合					64180の命令を使用した場合				
	くバイ	ト数)	くスラ	テート数〉		くバイ	ト数>	〈ステート数〉		
	LD B, 08H	2	6							
	LD A, (RAMB)	3	12		LD LD	A, (RAMB) H, A A, (RAMA) L, A	1	12 4 12 4		
	LD(RSLT+1), A	3	13							
	XOR A	1	4							
	LD(RSLT), A	3	13							
LOO	LD HL, RSLT	3	9		MLT	HL	2	17		
	SLA(HL)	2	13							
	INC HL	1	4							
	RL(HL)	2	13							
	JR NC LO1	2		不成立 成立						
	LD HL, (RAMA)	3	15							
	LD DE, (RSLT)	4	18							
	ADD HL. DE	1	7							
	LD(RSLT), HL	3	16		LD(	RSLT), HL	3	16		
LO1	DEC B	1	4			307 16		(7)(T))		
	JR NZ, LOO	2		不成立 成立						
16 行		36	938		6 行		15	65		
	☑ 14	1 · 5	MLT	命令の使	田仏					

図 14·5 MLT 命令の使用例

	ライン数		C4100	バイト数			ステート数		
	Z80の 命 令	64180 の命令	64180 /Z80	Z80の 命 令	64180 の命令	64180 /Z80	Z80の 命 令	64180 の命令	64180 /Z80
入出力命令	14	7	0.5	28	16	0.62	320	182	0.75
TSTIO命令	14	8	0.57	24	19	0.79	81	68	0.84
MLT 命 令	16	6	0.38	36	15	0.42	938	65	0.07
計	44	21	0.48	88	50	0.57	1339	315	0.24

表 14・3 追加命令によるスループットの向上

より大幅にスループットの向上を実現することができます(図14·5,表14·3). たとえば、8ビット×8ビットの乗算を実行しようとした場合、Z80では、シフト命令を使用しループを構成します。

一方,64180 ではこれを MLT 命令で実現しています. Z80 と 64180 の実際のプログラムを比較すると,64180 では MLT 命令の使用によりプログラムのライン数,バイト数では 40% 程度,実行ステート数では 10% 程度にプログラムを削減しています(図 14・6).




図 14・6 Z80 の命令を使用した場合の 乗算-フローチャート

#### 

64180 では追加された命令を使用することにより、Z80 に比べ大幅にプログラムのライン数、バイト数、実行ステート数を削減することができます。表に入出力命令、TSTIO 命令、MLT 命令の使用効果をまとめてみます。表 14・3 は Z80 と 64180 の命令で、入出力、フラグ判定、および 8 ビット× 8 ビットの乗算を行った場合のライン数、バイト数、ステート数および Z80 と 64180 の性能比を示してあります。64180 は Z80 に比べ、ライン数で 48 % 程度、バイト数で 57 % 程度、実行ステート数で 24 % 程度にプログラムを削減し、スループットの向上を実現できることがわかります。


# 15. 180カードハツコン

カードパソコンは 80 系ソフトウェア資源を生かしつつ、小形でコンパクトなパソコン機能をもつシステムです。ボードの構成は、80 系の汎用 OS である CP/M Plus が走る最小構成をとっており、CP/Mの応用プログラムによるソフトウェア開発装置としても利用できます。主な構成は、メモリ(RAM:256 K バイト、ROM:32 K バイト)、RS-232C 通信インタフェース、プリンタインタフェースおよびフロッピーディスクインタフェースから成り、ハガキサイズ(148×100 mm)の大きさで実現しています。

# 15・1 カードパソコンについて

64180を搭載するシステムを構築する場合

- (1) Z80 とその周辺 LSI を用いたシステムの小形化が図れる
- (2) メモリ空間が広くとれ(最大1Mバイト),80系オペレーティングシステム(OS)との組合せで高級言語など幅広いソフトウェアの活用ができる



- ROM ゴースト ------

ROM の選択は 64180 のすべてのアドレスについてデュードをしていないために、見かけ上何もないメモリ空間でも ROM が選ばれ、データが読み出される。




図 15·2 周辺機器接続方法

などの特長を出すことができます.

カードパソコンでは、これらの特長をもつパソコンシステムを実現しています。設計上のコンセプトとして、パソコンをハガキサイズ( $148 \times 100 \text{ mm}$ )の基板に1ボード化することをハードウェアの主眼とし、さらに膨大な80 系ソフトウェア資産を生かせるように、80 系標準 OS である米国ディジタル・リサーチ社の CP/M を搭載することをソフトウェア上のポイントとしています。特に、CP/M-80 の最新バージョンである CP/M3.0 (=CP/M-Plus) はバンク機能をもち、64180 内蔵 MMU と組み合わせることによりプログラムエリアを拡張できるもので、C 言語、BASIC 言語、FORT RAN など CP/M 応用プログラムを使うプログラム開発では必須です(図  $15 \cdot 1$ )。

さらに、CP/Mにはマクロアセンブラ(MACRO-80)などの基本プログラムもあり、このシステムだけで開発装置としても活用できるとともに、実際に64180レベルでの評価を行うことにも利用できます。

システムをインプリメントするにあたっては、64180 内蔵の I/O 以外の外部 I/O を最小とすることを目標とし、以下の 2 つの I/O だけとしています。

- フロッピーディスクインタフェース
- プリンタインタフェース

フロッピーディスクインタフェースは、CP/Mがディスクオペレーティングシステムであることから必要です。フロッピーディスクのデータ転送速度は250 KBPSで、PIOモードの転送でも可能ですが、MPUのスループットを向上させるため64180のDMACと組み合わせて用います(DMA転送)。

プリンタインタフェースはパソコン機能の1つとしてもたせていて、これらのI/Oインタフェースは外部コネクタにより周辺機器と接続します( $\mathbf{2015\cdot 20}$ ).

# **15・2** システム構成

- [1] I/O の 構 成 システム構成は、 $15\cdot1$  節で述べた I/O 以外にキー入力と表示出力のために 64180 の ASCI があり、ASCI の他方(ch0)は他のシステムとの通信用として用いています。いずれも RS-232C インタフェース仕様としてドライバ/レシーバ IC を用いています。各部の構成について以下に述べます(図  $15\cdot3$ )。
  - (1) フロッピーディスクインタフェース:データセパレータ(VFO回路)を内蔵して、外付部品が少ない HD63265 を用います。データ転送はDMA 転送とします。HD63265 は従来の FDC に対して DMA 転送要求からのデータ転送が速く、64180 を用いた場合に要求をサンプルしてから DMA 転送サイクルを遅らせる必要がなく、外部回路が不要となります。
  - (2) プリンタインタフェース:セントロニクス8ビットパラレルインタフェースに準拠しています.データ転送は専用LSIではなく,8ビットラッチを用いて小形化を行うため、ソフトウェアでサポートします.
  - (3) RS-232C シリアルインタフェース:64180 の ASCI を使います. ドライバ/レシーバ IC として 75188/189 を用いるため,  $\pm 12$  V 電源が必要です.




図 15・3 ブロック図

[2] メモリ構成 CP/Mを走らせる場合、後述する BIOS、BDOS、CCP などのメモリ領域の割当てが重要ですが、64180 内蔵 MMU を用いることによって、物理アドレスに割りつけているメモリを任意の論理アドレスに割り当てることができるため、物理アドレスに対するメモリ構成を意識する必要がありません。

CP/Mを走らせるためには、以下の2つのメモリ構成とします.

- (1) DRAM: DRAM として、HM50256 (256 K×1 ビット)を8個用いて256 K バイトのエリアとします。このエリアは主にロードされた CP/M が常駐し、TPA と呼ばれる応用プログラム領域として使うほか、RAM ディスクとして用います。
- (2) ROM: 27512 を用います. CP/Mをファイルからロードするためのコールドスタートローダプログラムと簡易モニタが入ります.

# 15・3 1/0 メモリインタフェース

(1) I/O インタフェース:このシステムでは、外部 I/O としてはフロッピーディスクインタフェースとプリンタインタフェースで、I/O サイクルのタイミングは FDC のアクセス時間( $t_{DDR}$ )に依存します。HD63265 のアクセス時間は 140 ns で、64180 の I/O サイクルは 4 ステート((1/6.144 MHz)×4=651 ns)で、プログラマブルウェイトステートの挿入は不要です。また、 $13\cdot3$  節で述べたように、FDC のデータ転送をデュアルアドレス方式としているため、DMA 転送アドレス( $\overline{DACK}$  信号が発生)を別の I/O アドレス(AO 番地)に割りつけます。

プリンタインタフェースは、データ転送信号( $\overline{STROBE}$  信号)をソフトウェアで発生させています。手順として、 $\overline{CO}$  番地( $\overline{I/O}$  ライト)にデータを書き込んだ後、 $\overline{C1}$  番地に同一データを書き込むことにより  $\overline{STROBE}$  信号を生成させます。つまり、アドレス  $\overline{A_0}=0$  の状態で"H"、 $\overline{A_0}=1$  の状態で"L"となり、 $\overline{I/O}$  アクセスを  $\overline{3}$  回行うことでプリンタにデータを転送させます( $\overline{\mathbf{2}}$   $\overline{\mathbf{15}}$   $\mathbf{4}$ )。

(2) メモリインタフェース:ROM と DRAM があります.ROM インタフェースの  $\overline{CE}$  信号はアドレスのデコードにより作り,また  $\overline{OE}$  信号は  $\overline{ME}$  信号とします.したがって ROM はアドレス信号  $A_{18}$ ="L" かつ  $\overline{ME}$  信号="L" のと





図 15・4 プリンタ出力シーケンス

きにアクセスされます。これは回路を省略するために $\overline{RD}$ 信号と論理をとってなく、メモリライトアクセスではデータがぶつかります。

DRAM インタフェースは  $13\cdot 1$  節と同様に,E クロックでロウ/カラムアドレスの切替えタイミングとしているため, $\overline{CAS}$  信号を作るのに  $T_W$  ステートの挿入が必要となり,メモリアクセスサイクルは, $T_1$ , $T_2$ , $T_W$ , $T_3$  の 4 ステートとなります.また,DRAM のリフレッシュは RAS-Only-Refresh モードを用いて,4 ms/256 行アドレス間隔のリフレッシュを行います.リフレッシュ時には, $\overline{RAS}$  信号が発生するだけで  $\overline{CAS}$  信号は発生しません。リフレッシュ間隔は下式の条件で設定しています(図  $15\cdot 5$ ).



注) • DRAM用のダンピング抵抗は省略してあります。 図 15 · 5 RAS/CAS 回路例

#### 15 · 4 CP/M-Plus

CP/Mは 80 系の 8 ビットマイコンの標準 OS として多用されており、数多くのアプリケーションソフトウェア財産があります。なかでも CP/M-Plus は、 8 ビット CPU 用 OS の中で最高の機能をもっており、その大きな特長として次の 2 つがあります(図 15・6)。

- (1) バンクメモリシステムによる TPA (ユーザプログラムエリア) の拡大
- (2) ディレクトリハッシングと LRU バッファリング 技術 (ディスクキャッシュ) によるディスクアクセスのスループットの改善

この CP/M-Plus は、汎用 OS として移植性を高めるため、OS 全体を次の 2 つの部分に分けています。

- (1) BDOS (Basic Disk Operating System): CP/M-Plus の中心部分で、主にディスクに格納されているファイルの管理を行っています。また、論理的な周辺装置に対する文字の入出力も行います。
- (2) BIOS (Basic I/O System): 文字入出力装置, ディスクドライブ装置などの, 周辺装置の制御のようなハードウェアの操作を行います.




図 15・6 CP/M の構成と処理の流れ




図 15·7 ハードウェア、BIOS、BDOSの関係

以上の2つの部分により、CP/M-Plusシステム全体は層状の構造になり、アセンブラやエディタなどのユーティリティプログラム(ユーザプログラム)は BIOS やハードウェアを操作することなく、BDOS の機能を用いるだけで動作します( $\mathbf{2015\cdot7}$ ).

64180 に搭載されている MMU、DMAC は、CP/M-Plus の特長であるバンクメモリ、ディスク、バッファリングを効率的に実現し、CP/M-Plus の能力をさらに引き上げます。しかし、この機能も BIOS の作り方により変わります。64180の内蔵 I/O を活用し、CP/M-Plus の能力を十分に引き出せるような BIOS を作りましょう。

なお、付録5に180カードパソコンのハードウェア仕様を示しました。また、 本書の見返しに回路構成図を示したので参照して下さい。

#### **15・5** BIOS の構成

DRI 社から供給される BIOS のソースプログラムは、主な機能ごとに7つのモジュールに分割されています。この中で、MOVE、CHARIO、DRIVE モジュールをハードウェアにあわせて作成します。これ以外のモジュールは直接ハードウェアに関係することがなく、変更する所も少しだけです。CP/M-Plus の能力を高めるうえで、BIOS の作り方は重要です。64180 の機能を使いこなすことが能力を高める大きな要因です。MOVE、CHARIO、DRIVE の3つのモジュールは、以下に示すようにそれぞれ重要なポイントがあります(表15・1)。

[1] MOVE このモジュールにはメモリ↔メモリ間の DMA 転送と、バンク切替えの機能があります。 バンクの構成方法は CP/M-Plus のメモリマップの

モジュール名	機能
BIOSKRNL	BIOS コールのジャンプテーブルがあり、他のモジュールのルーチンを呼び出す BIOS の中核部分、文字入出力装置やディスクドライブ装置の論理装置 - 物理装置変換や切替えも行う、移植時にも内容は変更しない。
воот	各種文字入出力、ディスクドライブ装置のイニシャライズや CCP コマンドのロード・リロードを行う。この CCP コマンドのリロードは内蔵 DMAC を使うと高速になる。他にタイマルーチンがあるが内蔵タイマの割込みでタイマのカウントアップを行うときには何もしない。
MOVE	バンクの切替え、メモリデータのブロック転送を行う。特に、ブロク転送はシステムを高速にする。
CHARIO	文字入出力装置のイニシャライズ、入出力動作を行う。カードパソコンでは RS-232C が 2 チャネルとプリンタ用のチャネルがある。
DRVTBL	CP/M-Plus の論理ドライブである A~P と物理ドライブの関係を定義する。このテーブル上のドライブがすべての操作(GENCPM も)の対象となる。
DRIVE (FD1797SD)	ディスクドライブのイニシャライズ、セクタリード/ライトを行う. CP/M-2.2 まではこのルーチン内でセクタのブロック/デブロック を行っていたが、CP/M-Plus ではこの作業を BDOS が行っている.
SCB	BDOS と BIOS の共通の変数エリア、主に BIOS の重要な設定値が 入っている。

表 15·1 BIOSのモジュール

考え方や DMA 転送時の問題もあるので、よく考えて決めます。特に、メモリ↔ メモリ間の DMA 転送はメモリの効率やスピードを決める重要な要素です。

- [2] CHARIO このモジュールは1文字単位の入出力を行います。カードパソコンでは64180 内蔵の ASCI が2つとプリンタインタフェースを制御します。ASCI はフラグの状態を見るだけで送受信できますが、プリンタは割込みを使います。このため、CP/M-Plus システムを高度にするためには、ASCI の割込み機能を使ってリングバッファができるようにします。
- [3] **DRIVE** このモジュールでは FDC の制御を行います.ここでも FDC からの割込みを使って,コマンドの終了以外にフロッピーディスクドライブの READY 状態のチェックを行います.

以上の BIOS を作り、アセンブル・リンクした後、DRI 社から提供される GENCPMを動作させると、CPM3.SYS が作られます。このように CP/M-Plus の移植には、少なくとも CP/M-2.X 以上のマシンを使います。

#### **15・6** MMUとCP/M-Plus のバンク




図 15·8 CP/M-Plus のバンク方式




図 15・9 物理メモリマップと論理バンクの対応

#### 15. 180 カードパソコン

一方、64180 は、64 K バイトの論理アドレスを MMU により 1 M バイトの物理 アドレスに拡張しています。 1 M バイトの空間は、連続的で 64 K バイトごとに 区切られていません。この 1 M バイトの空間を適切なところで分割し、CP/M-Plus に対応したバンクメモリにします。これは、64180 の MMU を用いれば簡単に分割できますが、64180 の物理メモリ空間と CP/M-Plus の論理メモリ空間を どのように対応させるかは、プログラムの実行効率のうえで重要です。その構成によっては次節の問題がおこることもあります。

カードパソコンでは、64180 の MMU により 64 K バイトのメモリ空間を、4 K バイトのコモンエリアと 60 K バイトのバンクエリアに分割しています。また、カードパソコンは HM50256 を 8 個用いており、256 K バイトの物理メモリ空間があります。これをコモンエリア 1 つとバンクエリア 5 つに分割します。バンクエリアの 1 つは 12 K バイトとなります。

分割はBIOS ソフトウェア上での定義だけで物理空間と論理空間の対応が決まるので、ハードウェアでの対応が必要なわけではありません。

#### **15・7** DMA 転送とバンク

CP/M-Plus はディスク・バッファによりディスク・アクセスのスループットを向上させていますが、この機能ではメモリ-FDC 間の DMA 転送およびメモリ  $\leftrightarrow$  メモリ間の DMA 転送が多用されます。このように DMA 転送は便利な機能ですが、前節の論理・物理のメモリ空間の対応でも考慮すべき点があります。

前節で述べたように、CP/M-Plus は 64180 の物理メモリ空間を分割したバンク方式による論理メモリ空間です。CP/M-Plus の本体である BDOS や TPA 内のユーザプログラムは、この論理的なメモリ空間の上で動作します。しかし、DMAC は MMU を通して物理アドレスを作っていません。直接、1 M バイトの物理アドレス空間に対して DMA 転送を実行します(図 15・10)。

前節のカードパソコンでのメモリ分割例で、コモンエリアとバンク 0 が物理空間上で連続した配置とした場合、CP/M-Plus はバンク 1 に TPA を置きますが、コモンエリアにも TPA の続きが置かれます。この TPA 上でアプリケーションのプログラムが動作しているとき、プログラムは TPA の端までディスクからデータをロードします。これは DMA 転送により実行されますが、データが多ければ EOOOH から F1FFH まで一度に転送します。このときの DMAC へ設定する物理アドレスは、バンク 1 に対応した値です。転送の最初の 4 K バイト(EOOOH ~EFFFH) は正常に行われますが、FOOOH から F1FFH へ転送するはずのデータはコモンエリアではなく、バンク 2 に転送されバンク 2 の内容を破壊します。DMAC は、プログラム上で定義しているメモリの分割を考慮して転送しません。物理空間に対して転送します。

カードパソコンでは以上の問題により前項のメモリ配置とし、バンクエリア1とコモンエリアを論理空間だけでなく物理空間上でも連続した配置にしました.




図 15·10 DMA 転送の問題がおこる例

# **15・8** CP/M-Plus 起動時の メモリマップの変化

CP/M-Plus のバンクメモリの具体的な動作例として、CP/M-Plus 起動時のメモリマップの変化を説明します。CP/M-Plus は DRAM 上にロードされ動作しますが、64180 のリセットから CP/M-Plus が起動するまでの動作は少々複雑です。

- ① 64180 がリセットされると、MMU などが初期化され、64180 からは ROM だけがアクセスできます。ROM には IPL (イニシャルプログラムローダ)が書き込まれています。
  - ② ROM のプログラムが動作し、MMU のレジスタを設定します.
- ③ フロッピーディスクの0トラック1セクタからコールドスタートローダを 読み込み、コールドスタートローダにジャンプします。
- ④ コールドスタートローダは、最初に MMU の CBAR を 設定し直し ROM を論理空間からはずします.
- ⑤ 次に、フロッピーディスクのトラック 0 セクタ 2 ~セクタ 16 に入っている CP/M ローダを読み込み、CP/M ローダにジャンプします.
- ⑥ CP/Mローダはフロッピーディスクの CPM3.SYS ファイルを捜し、ファイルのヘッダレコード中の配置情報により、BNKBDOS、BNKBIOS、RESBDOS、RESBIOS をそれぞれ配置しながら読み込みます。 その後、BIOS の BOOT コールにジャンプします。
- ⑦ BIOS の BOOT コールは周辺 I/O のイニシャライズ後, バンク 1 に切り替えます.

以上で CP/M-Plus の動作準備が完了します。この後、CCP コマンドを実行し "A>" のプロンプトが表示され、コマンド入力待ちになります( $\mathbf{2015 \cdot 11}$ )。




図 15·11 CP/M-Plus 起動時の論理メモリ内容の変化-( )は物理アドレス-

#### 15・9 64180内蔵 I/O と BIOS

BIOS の中で 64180 の内蔵 I/O はどのようにプログラミングされているか、 MMU と DMAC、ASCI について取り上げます.

- [1] MMU バンク切替えの BIOS コール, SETBNK で設定します. 各 バンクに対応した BBR の値はまとめてテーブルにしておき, バンク番号から BBR 値を変換できるようにします. このテーブルは DMAC を設定するルーチンでも用います. CP/M-Plus システムのメモリ構成を決める重要なルーチンですが, 内容は図のとおり簡単です.
- [2] DMAC DMAC はフロッピーディスクの BIOS コール、 READ/WRITE やメモリ↔メモリ間のデータ転送の BIOS コール・MOVE で用います. ここでは DMAC の設定時に共通な論理-物理アドレス変換の部分だけを取り上げます.

BIOS がコールされたときに指定された転送アドレスはバンク番号と論理アドレスです。しかし、DMAC は物理アドレスで転送するので、バンク番号と論理アドレスを計算して物理アドレスにします。この計算は MMU の設定で用いたテーブルからバンク番号に対応した値を取り出し、アドレスの上位と加算します。計算結果は物理アドレスとなりますが、DMA 転送はコモンエリアに対して行われることもあるので、このときにはバンク番号を1にした計算をします。

ソースアドレス,ディスティネーションアドレスともアドレスを設定した後, DMACをスタートさせます。メモリ↔メモリ間転送の場合,転送はバーストモードで行われ,プログラムで転送終了を待つ必要はありません。

[3] ASCI ASCIは文字入出力を行うBIOS コール、CONIN、CONOUT などで用います。プログラム例は ASCII からの入力ルーチンです。プログラムは、文字が入力されたかをチェックするルーチンと、入力された文字をレジスタから取り出すルーチンに分かれます。このように入出力プログラムでも、内蔵 I/O では短いプログラムで実現できます(図 15・12)。

#### 15. 180 カードパソコン

```
① バンク切替えプログラム
  ?bank: PUSH DE
         PUSH HL
         LD D.O
         LD E. A
         LD HL. bank table
         ADD HL, DE
         LD A. (HL)
         OUTO (bbr), A
         POP HL
         POP DE
         RET
  banktable: DB 40H, 4FH, 5FH, 6EH, 7DH
② DMA 論理-物理アドレス変換プログラム
         LD HL, (dmaaddress)
         PUSH HL
         LD A. (bank)
         LD C.A
         LD A. OFFH
         CP H
         JR Z.cmn
         JR NC, n_cmn
                           ←コモンエリア内であればバンク番号を1にする
  cmn:
         LD
              C. 1
  n_cmn: LD B, 0
         LD
             HL, banktable
         ADD HL, BC
         LD C. (HL)
         LD
              B. 16
         MLT BC
         POP HL
         LD
             A. H
         ADD A.C
         LD H, A
             A.B
         LD
         ADC A.O
③ ASCI 入力フラグテストプログラム
 asci_st: INO
             A. (stat1)
                           ←RDRF フラグをテスト
         AND 80H
         RET Z
                           ←フラグが O ならAを O にしてリターン
         OR
             OFFH
         RET
                           ←フラグが 1 なら A を FFH にしてリターン
④ ASCI入力プログラム
 asci_in: CALL asci_st
             Z, asci_in
         JR
             A, (tsr1)
         INO
                           ←文字をロード
        RET
```

図 15・12 内蔵 I/O のプログラム

# 付録

# 1 命 令 一 覧

命令セットの一覧表の中で使用される記号を以下に説明します.

#### 1. レジスタ指定

g, g', ww, xx, yy. zz, はレジスタを指定する記号です。g, g' は 8 ビットのレジスタ, ww, xx, yy, zz, は 16 ビットのレジスタペアを指定します。おのおの対応するレジスタは下記のとおりです。

g,g'	Reg.	ww	Reg.	xx	Reg.	уу	Reg.	ZZ	Reg.
000	В	00	ВС	00	BC	00	BC	00	ВС
001	С	01	DE	01	DE	01	DE	01	DE
010	D	10	HL	10	IX	10	IY	10	HL
011	E	11	SP	11	SP	11	SP	11	AF
100	Н								

100 H

注) ww, xx, yy, zz に H または L を付加することにより、16 ビットレジスタの上位8ビットまたは下位8ビットを表します(例、8wH, IXL)。

#### 2. ビット指定

bは、ビット操作命令におけるビット オペランドが何ビット目かを指定する記 号です。おのおの対応するビットは右表 のとおりです。

b	Bit
000	0
001	1
010	2
011	3
100	4
101	5
110	6
111	7

#### 3. コンディション指定

fは、演算の結果を判定して命令を実 行する場合の条件を指定する記号です。 おのおの対応するコンディションは右表 のとおりです。

f		Condition
000	NZ	non zero
001	Z	zero
010	NC	non carry
011	С	carry
100	PO	parity odd
101	PE	parity even
110	Р	sign plus
111	М	sign minus

#### 4. リスタートアドレス

vは、リスタート命令のリスタートア ドレスを指定する記号です。 おのおの対 応するアドレスは右表のとおりです。

V	Address
000	00Н
001	08H
010	10H
011	18H
100	20H
101	28H
110	30H
111	38H

#### 5. フ ラ グ

フラグの変化を示す記号について説明します.

・:その命令によってフラグは変化しない

×:その命令によってフラグの変化は不定

↑:その命令によって演算結果に従いフラグは変化

S:その命令によって"1"にセット

R:その命令によって"0"にリセット

P:その命令によってパリティフラグとして変化

V:その命令によってオーバフローフラグとして変化

#### 6. その他

( )<sub>M</sub>:( )内の内容をアドレスとするメモリを表します。

( )<sub>I</sub>:( )内の内容をアドレスとする I/O を表します

m or n: 8 ピットの値

m n:16 ビットの値

r:rの添字がついていると、8ビットレジスタを表します

R: Rの添字がついていると、16 ビットレジスタを表します

b·( )<sub>M</sub>:( )内の内容をアドレスとするメモリのbで指定される ビットを表します

b:gr:grで指定されるレジスタの内容のbで指定されるビットを表します

d or j: 符号つき 8 ビットディスプレースメント

S:ソースアドレシングモード

D:ディスティネーションアドレシングモード

· : AND 演算

+: OR 演算

⊕: EXCLUSIVE OR 演算

#### (1) 演算命令

#### 1. 算術論理演算 (8-bit)

				ステ	Carlo Arang			7	9 1		
オペレー ション名	ニーモニック	オペコード	パイト数	ート数	オペレーション	7 S	6 Z	4 H	2 P/V	1 N	0
ADD	ADD A, g	10 000 g	1	4	Ar+gr→Ar	†	†	†	٧	R	†
	ADD A. (HL)	10 000 110	1	6	Ar+(HL) <sub>M</sub> →Ar	Ť	Ť	<b>†</b>	v	R	†
	ADD A,m	11 000 110 〈m〉	132 13	6	Ar+m →Ar	İ	İ	‡	v	R	ţ
	ADD A,(IX+d)	11 011 101 10 000 110 (d)	10000	14	Ar+(IX+d) <sub>M</sub> →Ar	ţ	\$	‡	٧	R	‡
	ADD A,(IY+d)	11 111 101 10 000 110 <d></d>	3	14	Ar+(IY+d) <sub>M</sub> →Ar	ţ	‡	<b>‡</b>	٧	R	‡
ADC	ADC A, g	10 001 g	1	4	Ar+gr+c→Ar	t	t	t	٧	R	ţ
	ADC A, (HL)	10 001 110	1	6	$Ar+(HL)_M+c\rightarrow Ar$	1	Î	Î	٧	R R	Î
	ADC A, m	11 001 110 ⟨m⟩	2	6	Ar+m+c→Ar	1	\$	‡	٧	R	ţ
	ADC A,(IX+d)	11 011 101 10 001 110	3	14	Ar+(IX+d) <sub>M</sub> +c→Ar	1	‡	‡	٧	R	‡
	ADC A,(IY+d)	(d) 11 111 101 10 001 110 (d)	3	14	Ar+(IY+d) <sub>M</sub> +c→Ar	ţ	‡	<b>‡</b>	٧	R	‡

オベレー				ステ				7	ē :	7	100 K
ション名	ニーモニック	オペコード	バイ ト数	カト数	オペレーション	7	6 Z	4 H	2 P/V	1 N	
AND	AND g AND (HL)	10 100 g 10 100 110	1 1	4 6	$Ar \cdot gr \rightarrow Ar$ $Ar \cdot (HL)_M \rightarrow Ar$	1	‡ ‡ ‡	S S	P P	R R	
	AND m	11 100 110 <m> 11 011 101 10 100 110</m>	3	6 14	$Ar \cdot m \rightarrow Ar$ $Ar \cdot (IX + d)_M \rightarrow Ar$	1	1	s s	P P	R R	
	AND (IY+d)	(d) 11 111 101 10 100 110 (d)	3	14	Ar·(IY+d) <sub>M</sub> →Ar	t	‡	S	Р	R	
Compare	CP g CP (HL) CP m	10 111 g 10 111 110 11 111 110	1 1 2	4 6 6	Ar-gr Ar-(HL) <sub>M</sub> Ar-m	1 1 1	‡ ‡	‡ ‡	V V V	S S	1 1 1
	CP (IX+d)	(m) 11 011 101 10 111 110 (d)	3	14	Ar-(IX+d) <sub>M</sub>	1	1	\$	٧	S	1
	CP (IY+d)	11 111 101 10 111 110	3	14	Ar-(IY+d) <sub>M</sub>	1	\$	<b>‡</b>	٧	S	1
COMPLE- MENT	CPL	00 101 111	1	3	Ār→Ar			s		s	
DEC	DEC g DEC (HL) DEC (IX+d)	00 g 101 00 110 101 11 011 101 00 110 101	1 1 3	4 10 18	$gr-1 \rightarrow gr$ $(HL)_M-1 \rightarrow (HL)_M$ $(IX+d)_M-1 \rightarrow$ $(IX+d)_M$	‡ ‡ ‡	‡ ‡	‡ ‡	V V V	S S	
	DEC (IY+d)	(d) 11 111 101 00 110 101 (d)	3	18	$(IY+d)_M-1 \rightarrow$ $(IY+d)_M$	1	‡	\$	٧	S	39
INC	INC g INC (HL) INC (IX+d)	00 g 100 00 110 100 11 011 101 00 110 100	1 1 3	4 10 18	$gr+1\rightarrow gr$ $(HL)_M+1\rightarrow (HL)_M$ $(IX+d)_M+1\rightarrow$ $(IX+d)_M$	‡ ‡	‡ ‡	‡ ‡	V V V	R R R	
	INC (IY+d)	11 111 101 00 110 100 <d></d>	3	18	$(IY+d)_M + 1 \rightarrow (IY+d)_M$	1	1	1	٧	R	٠
ULT	MLT ww	11 101 101 01 ww1 100	2	17	$wwHr \times wwLr \rightarrow wwR$		•		•		
EGATE	NEG	11 101 101 01 000 100	2	6	0-Ar→Ar	1	<b>‡</b>	<b>‡</b>	٧	S	1

	A 1 4945 1			7=				7	ラグ	1		
オペレー ション名	ニーモニック	オペコード	バイ ト数	-1	オペレーション	7	6	4	2	1	0	
			\$19E	数		S	Z	Н	P/V	N	С	
OR	OR g	10 110 g	1	4	Ar+gr→Ar	1 1	<b>‡</b>	R	Р	R	R	
	OR (HL)	10 110 110	1	6	Ar+(HL) <sub>M</sub> →Ar	Ţ	‡ ‡	R R	P P	R R	R R	
	OR m	11 110 110	2	6	Ar+m→Ar	1	+	K	P	ĸ	K	
	OR (IX+d)	(m) 11 011 101	3	14	$Ar + (IX + d)_M \rightarrow Ar$	1	1	R	P	R	R	
	OR (IR · u)	10 110 110		7/65		1						
		< <b>d</b> >										
	OR (IY+d)	11 111 101	3	14	$Ar + (IY + d)_M \rightarrow Ar$	1	<b>‡</b>	R	Р	R	R	
		10 110 110										
		< <b>d</b> >				-						
SUB	SUB g	10 010 g	1	4	Ar-gr→Ar	1 1	‡ ‡	‡ ‡	٧	SSS	‡ ‡	
	SUB (HL)	10 010 110	7320	6	$Ar-(HL)_M \rightarrow Ar$	1	\$	1	٧	S	Ţ	
	SUB m	11 010 110	2	6	Ar-m→Ar	Î	Ţ	Ţ	٧	5	\$	
	/	(m) 11 011 101	3	14	$Ar - (IX + d)_M \rightarrow Ar$	1	1	1	٧	S	<b>‡</b>	
	SUB (IX+d)	10 010 110	0.000	1	A TATOM A		*	*	100	100		
		<d>&gt;</d>										
	SUB (IY+d)	11 111 101	3	14	$Ar - (IY + d)_M \rightarrow Ar$	1	1	1	٧	S	1	
		10 010 110										
		< <b>d</b> >										
SUBC	SBC A.g	10 011 g	1	4	Ar-gr-c→Ar	1	1	1	٧	S	1	
	SBC A,(HL)	10 011 110		6	$Ar-(HL)_M-c\rightarrow Ar$	1	‡ ‡ †	1 1	٧	S	1	
	SBC A,m	11 011 110	2	6	Ar-m-c→Ar	1	Ţ	Î	٧	S	Î	
		(m) 11 011 101	3	14	$Ar - (IX + d)_M - c \rightarrow Ar$	1	Î	1	٧	S	1	
	SBC A,(IX+d)	10 011 110	1 -	1.4	AI (IX / U/X) C / AI	*	*	*		•	٠	
		⟨d⟩										
	SBC A,(IY+d)	11 111 101	3	14	$Ar-(IY+d)_M-c\rightarrow Ar$	1	1	1	٧	S	1	
		10 011 110										
		< <b>d</b> >										
TEST	TST g	11 101 101	2	7	Ar∙gr	1	1	S	Р	R	R	
		00 g 100		l		١.			_	_		
	TST (HL)	11 101 101		10	Ar·(HL) <sub>M</sub>	1	1	S	Р	R	F	
		00 110 100	1	9	Ar⋅m	1	1	S	Р	R	F	
	TST m	01 100 100		•	Al-III	"			30 50			
		<m></m>										
XOR	WAR .	10 101 g	1	4	Ar⊕gr→Ar	1	1	R	þ	R	F	
AUI	XOR g XOR (HL)	10 101 110	100	6	Ar⊕(HL) <sub>M</sub> →Ar	t	İ	R				
	XOR (HL)	11 101 110	\$ 150mm	6	Ar⊕m→Ar	1	1	R	Р	R		
		<m></m>		0000000	5x 02592000255549005 03e-0	0.850	C 32	y as	100	7 997	y 2	
	XOR (IX+d)	11 011 101		14	$Ar \oplus (IY + d)_M \rightarrow Ar$	1	\$	F	P	R	F	
	30 00	10 101 110										

+ 41.	ニーモニック	オペコード	バイ ト数	ステ ート 数	オベレーション	フラグ								
オペレー ション名						7	6	4	2	1	0			
						S	Z	Н	P/V	N	C			
	XOR(IY+d)	〈d〉 11 111 101 10 101 110 〈d〉	3	14	Ar⊕(IY+d) <sub>M</sub> →Ar	ţ	ţ	R	Р	R	R			

# 2. ローテートおよびシフト命令

				7=				7	ラグ		
オペレー ション名	ニーモニック	オペコード	バイト数	ステート数	オペレーション	7	6	4	2	1	0
				W.		S	Z	Н	P/V	N	C
Rotate	RLA	00 010 111	1	3			1	R		R	<b>‡</b>
and	RL g	11 001 011	2	7	C b7 60	1	\$	R	Р	R	1
Shift	D. (***)	00 010 g									
Data	RL (HL)	11 001 011	2	13		l î	Ţ	R	Р	R	\$
	RL (IX+d)	00 010 110	4	19		1	ţ				
	ILL (IR · u)	11 001 011	7	13		+	*	R	Р	R	\$
		(d)									
		00 010 110									
	RL (IY+d)	11 111 101	4	19		1	1	R	Р	R	1
		11 001 011									80.
		⟨ <b>d</b> ⟩									
	Dr. C.	00 010 110		_							
	RLCA	00 000 111	1	3			:	R		R	‡
	RLC g	11 001 011 00 000 g	2	7	C b7 <del>←</del> b0	\$	‡	R	Р	R	\$
	RLC (HL)	11 001 011	2	13		t	<b>‡</b>	D	В	В	•
	(112)	00 000 110	-			*	*	ĸ	Р	R	ţ
	RLC (IX+d)	11 011 101	4	19		Î	\$	R	Р	R	†
		11 001 011				8		•			٠
		<d>&gt;</d>									
		00 000 110									
	RLC (IY+d)	11 111 101	4	19	Ar Ar	‡	<b>‡</b>	R	P	R	‡
		11 001 011	- 1		167 b0						
		00 000 110			b7 b0 (HL)M						
	RLD	11 101 101	2	16	15.5	<b>‡</b>	ŕ	R	Р	R	
	1	01 101 111	-	.	4	+	+	Т	r	ĸ	
	RRA	00 011 111	1	3	b7 → b0 C			R		R	1
	RR g	11 001 011	2	7	March 1997 (1997)	‡	<b>‡</b>	R	Р	R	Î
	Accessed agreement	00 011 g		1		200	10 <sup>4</sup> 011	0003	0.7h	1051	e. <b>▼</b> 20
	RR (HL)	11 001 011	2	13		1	<b>‡</b>	R	Ρ	R	1
		00 011 110									

			バイステ			フラグ						
オペレー ション名	ニーモニック	オペコード	バイト数	16000	オペレーション	7	6	4	2	1	0	
				数		S	Z	Н	P/V	N	C	
	RR (IX+d)	11 011 101	4	19		1	1	R	P	R	1	
		11 001 011 〈d〉										
		00 011 110										
	RR (IY+d)	11 111 101	4	19		1	1	R	P	R	\$	
		11 001 011 〈d〉										
		00 011 110										
	RRCA	00 001 111		3			• 1	R	•	R	1	
	RRC g	11 001 011	2	7	b7 → b0 C	1	\$	R	Р	R	\$	
	RRC (HL)	00 001 g 11 001 011	2	13	54704 567	t	Î	R	Р	R	1	
	1	00 001 110	1000				70				115	
	RRC (IX+d)	11 011 101	4	19		1	\$	R	P	R	\$	
		11 001 011 〈d〉										
		00 001 110										
	RRC (IY+d)	11 111 101	4	19		1	\$	R	Р	R	1	
		11 001 011 〈d〉										
		00 001 110										
Rotate	RRD	11 101 101	2	16	Ar	1	\$	R	P	R	٠	
and Shift	SIAG	01 100 111	2	7	67 - 60 M	ı	<b>†</b>	R	Р	R	‡	
Data	SLA g	00 100 g	4	'	b7 b0	•	*	ĸ		"	*	
	SLA (HL)	11 001 011	2	13	C b7 b0	Î	<b>‡</b>	R	P	R	1	
	OIA (IV+4)	00 100 110		19	2000		•	R	Р	R	t	
	SLA (IX+d)	11 001 011	4	19		+	+	K	r	K	+	
		<d>&gt;</d>										
	OLA (IV±4)	00 100 110	4	19			+	R	Р	R	•	
	SLA (IY+d)	11 001 011	4	19		١ ٠	+	N	r	K	+	
		<d>&gt;</d>										
	CDA a	00 100 110 11 001 011	177.5550	7	$\Box$		<b>†</b>	R	Р	R	1	
	SRA g	00 101 g	2	'	مُشتستني أ	٠	+	K	F	K	+	
	SRA (HL)	11 001 011	2	13	b7 b0 C	1	\$	R	P	R	1	
	CDA (TV±4)	00 101 110		10			<b>‡</b>	D	D	R	<b>+</b>	
	SRA (IX+d)	11 011 101	4	19		٠	+	ĸ	'n.	K	+	
		<d>&gt;</d>										
	OD. (777)	00 101 110		10								
	SRA (IY+d)	11 111 101	4	19		1	ţ	R	Р	R	ţ	

				ステ				7	ラグ		
オペレー ション名	ニーモニック	オペコード	バイ ト数	一ト数		7	6	4	2	1	0
						S	Z	Н	P/V	N	C
		⟨ <b>d</b> ⟩									
		00 101 110									
	SRL g	11 001 011	2	7	0+1111111-41	1	1	R	Р	R	1
		00 111 g	0.000		b7 b0 C						
	SRL (HL)	11 001 011	2	3		1	1	R	Р	R	1
	Programme Composition	00 111 110									
	SRL (IX+d)	11 011 101	4	19		1	1	R	P	R	1
		11 001 011									357
		< <b>d</b> >									
		00 111 110									
	SRL (IY+d)	11 111 101	4	19		1	1	R	P	R	1
		11 001 011				1000					
		< <b>d</b> >									
		00 111 110									

# 3. ビット操作命令

					105 500			7 :	5 7		
オペレー ション名	ニーモニック	オペコード	バイト数	ステート数	オペレーション	7 S	6 Z	4 H	2 P/V	1 N	0 C
Bit Set	SET b. g	11 001 011	2	7	1→b·gr				· ·		
	SET b, (HL)	11 b g 11 001 011	2	13	1→b · (HL) <sub>M</sub>		×				v
	SET b, (IX+d)	11 b 110 11 011 101 11 001 011	4	19	1→b · (IX+d) <sub>M</sub>						
	SET b,(IY+d)	<pre></pre>	4	19	1→b·(IY+d) <sub>M</sub>		•	٠	•	•	ŧ
Bit Reset	RES b, g	11 001 011 10 b g	2	7	0→b∙gr		**	•	61		
	RES b, (HL)	11 001 011 10 b 110	2	13	$0\rightarrow b\cdot (HL)_M$		٠	•	٠		٠
	RES b, (IX+d)	11 011 101 11 001 011 〈d〉	4	19	$0 \rightarrow b \cdot (IX + d)_M$				•		
	RES b, (IY+d)	10 b 110 11 111 101	4	19	$0\rightarrow b\cdot (IY+d)_M$		S.*S	0.00			

オペレー ション名				ステ				7	ラグ		
オペレー ション名	ニーモニック	オペコード	パイト数	ート数	オペレーション	7	6	4	2	1	0
						S	Z	Н	P/V	N	C
		11 001 011									
Bit Test	BIT b, g	11 001 011 01 b g	2	6	b·gr→z	Х	1	S	Х	R	×
	BIT b.(HL)	11 001 011 01 b 110	2	9	b•(HL) <sub>M</sub> →z	X	1	S	Χ	R	*
	BIT b, (IX+d)	11 011 101 11 001 011 (d) 01 b 110	4	15	b·(IX+d) <sub>M</sub> →z	X	ţ	S	Х	R	
	BIT b,(IY+d)	11 111 101 11 001 011 (d) 01 b 110	4	15	b·(IY+d) <sub>M</sub> →z	X	1	S	Х	R	,

# 4. 演 算 命 令 (16-bit)

				ステ				7	ラグ		
オペレー ション名	ニーモニック	オベコード	バイト数	- 1	オペレーション	7 S	6 Z	4	2 P/V	1 N	0 C
ADD	ADD III	00 1 001	· ·	-		02000000	(190/05)	2516782	300.747	Cario	1000
ADD	ADD HL, ww ADD IX, xx	00 ww1 001	1 2	7	HL <sub>R</sub> + <sub>WWR</sub> →HL <sub>R</sub>	1:				R R	‡ ‡
	ADD IX.XX	11 011 101 00 <sub>xx</sub> 1 001	-	10	$IX_R + XX_R \rightarrow IX_R$		•	^	•	35	+
	ADD IY,yy	11 111 101	2	10	$IY_R + YY_R \rightarrow IY_R$	١.		X		R	1
		00 yy1 001	-		I R T R						•
ADC	ADC HL, ww	11 101 101	2	10	HL <sub>R</sub> + <sub>WWR</sub> +c→HL <sub>R</sub>	Į.	1	Х	٧	R	1
		01 ww1 010									
DEC	DEC ww	00 ww1 011	1	4	ww <sub>R</sub> -1→ww <sub>R</sub>						•
	DEC IX	11 011 101	2	7	$IX_R - 1 \rightarrow IX_R$					٠	
		00 101 011			73. 850						
	DEC IY	11 111 101	2	7	$ Y_R-1\rightarrow  Y_R $		20	10	•	*	*0
		00 101 011									
INC	INC ww	00 ww 0 011	1	4	$_{WW_R} + 1 \rightarrow_{WW_R}$		v				¥3
	INC IX	11 011 101	2	7	$IX_R + 1 \rightarrow IX_R$		*			•	•
		00 100 011									
	INC IY	11 111 101	2	7	$IY_R + 1 \rightarrow IY_R$		•	•		•	•
		00 100 011									
SBC	SBC HL, ww	11 101 101	2	10	HL <sub>R</sub> -ww <sub>R</sub> -c→HL <sub>R</sub>	1	1	Х	٧	S	1
		01 ww0 010									

# (2) 転 送 命 令

## 1. 8ビット転送

				ステ				7	ラグ		
オペレー ション名	ニーモニック	オペコード	パイト数	-1	オペレーション	7	6	4	2	1	0
				数		S	Z	Н	P/V	N	C
Load	LD A. I	11 101 101	2	6	Ir→Ar (	0 1	1	R	IEF <sub>2</sub>	R	
8-bit		01 010 111		_						2	
Data	LD A, R	11 101 101	2	6	Rr→Ar (	0   1	<b>‡</b>	R	IEF <sub>2</sub>	R	
	I.D. A. (BC)	01 011 111 00 001 010	1	6	(BC) <sub>M</sub> →Ar	١.					
	LD A. (BC) LD A. (DE)	00 001 010	i	6	(DE) <sub>M</sub> →Ar	:					
	LD A. (mn)	00 111 010	3	12	(mn) <sub>M</sub> →Ar						
		⟨n⟩ ⟨m⟩									
	LD I,A	11 101 101	2	6	Ar→Ir	١.					
	22 1,1	01 000 111	-	•	100 NO						
	LD R, A	11 101 101	2	6	Ar→Rr						
		01 001 111		10000	A 100 A 100 (100 )						
	LD(BC), A	00 000 010	1	7	$Ar \rightarrow (BC)_M$	١.					
	LD(DE), A	00 010 110	1	7	$Ar \rightarrow (DE)_M$						
	LD(mn), A	00 110 010	1	13	$Ar \rightarrow (mn)_M$						
		<n>&gt;</n>									
		<m></m>									
	LD g, g	01 g g	1	4	gr'→gr			•	•		•
	LD g. (HL)	01 g 110	1	6	(HL) <sub>M</sub> →gr		•	•	*1	*	•
	LD g, m	00 g 110 (m)	2	0	m→gr	'	•		•	•	٠
	LD g. (IX+d)	11 011 101	3	14	$(IX+d)_M \rightarrow gr$		•	*	•0	*1	•
		01 g 110 (d)									
	LD g. (IY+d)	11 111 101	3	14	$(IY+d)_M \rightarrow gr$	١.			•0	•0	
		01 g 110		-	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,						
		<d>&gt;</d>	63660		27 5 2000000						
	LD (HL), m	00 110 110	2	9	$m \rightarrow (HL)_M$		•	•	•	•	•
	ID/IV(4) -	〈m〉			/m/						
	LD(IX+d), m	11 011 101	4	15	$m \rightarrow (IX + d)_M$		•	•	•	•	•
		00 110 110 (d)									
		(m)									
	LD(IY+d), m	11 111 101	4	15	$m \rightarrow (IY + d)_M$						
		00 110 110									
		<d>&gt;</d>									
		<m></m>		_							
	LD(HL), g	01 110 g	1	7	gr→(HL) <sub>M</sub>		•	•	2.0	•	•
	LD(IX+d), g	11 011 101	3	15	$gr \rightarrow (IX + d)_M$		•	•	•	•	•
		01 110 g (d)									
	LD(IY+d), g	11 111 101	3	15	$gr \rightarrow (IY + d)_M$	١.			010		32
		01 110 g	3	13	gi *(ii + u))(		•	•			
	!	0 6	- 1	!							

① LD A, I または LD A, Rの命令の最後では、割込みはサンプルされません。

録

## 2. 16ビット転送

				ステ				7 -	5 1		
オペレー ション名	ニーモニック	オペコード	パイト数	-1	オペレーション	7	6	4	2	1	0
				数		S	Z	Н	P/V	N	C
Load 16-bit Data	LD ww.mn	00 ww0 001 ⟨n⟩ ⟨m⟩	3	9	mn→ww <sub>R</sub>		٠	•			٠
	LD IX, mn	11 011 101 00 100 001 (n)	4	12	mn→IX <sub>R</sub>		٠	٠	*	٠	
	LD IY, mn	11 111 101 00 100 001 (n) (m)	4	12	mn→IY <sub>R</sub>		٠	٧	٠	٠	٠
	LD SP, HL	11 111 001	1	4	HL <sub>R</sub> →SP <sub>R</sub>						•
	LD SP, IX	11 011 101 11 111 001	2	7	$IX_R \rightarrow SP_R$		•	•		•	٠
	LD SP, IY	11 111 101	2	7	IY <sub>R</sub> →SP <sub>R</sub>		٠	•	•	•	٠
	LDww, (mn)	11 101 101 01 ww1 011 <n> <m></m></n>	4	10	(mn+1) <sub>M</sub> →wwHr (mn) <sub>M</sub> →wwLr		٠	٠	ė	٠	٠
	LD HL, (mn)	00 101 010 (n) (m)	3	15	(mn+1) <sub>M</sub> →Hr (mn) <sub>M</sub> →Lr		٠		•		٠
	LD IX,(mn)	11 011 101 00 101 010 (n) (m)	4	18	(mn+1) <sub>M</sub> →IXHr (mn) <sub>M</sub> →IXLr		٠	٠	٠		٠
	LD IY, (mn)	11 111 101 00 101 010 <n> <m></m></n>	4	18	(mn+1) <sub>M</sub> →IYHr (mn) <sub>M</sub> →IYLr		٠	٠	×	•	
	LD(mn), ww	11 101 101 01 ww0 011 <n> <m></m></n>	4	19	wwHr→(mn+1) <sub>M</sub> wwLr→(mn) <sub>M</sub>		¥	•	٠	٠	•
	LD(mn), HL	00 100 010 (n) (m)	3	16	$Hr \rightarrow (mn+1)_M$ $Lr \rightarrow (mn)_M$		٠	٠	٠	٠	٠
	LD(mn), IX	11 011 101 00 100 010 (n) (m)	4	19	IXHr→(mn+1) <sub>M</sub> IXLr→(mn) <sub>M</sub>		٠	٠	٠	•	•
	LD(mn), IY	11 111 101 00 100 010 (n) (m)	4	19	IYHr→(mn+1) <sub>M</sub> IYLr→(mn) <sub>M</sub>		•	*	•	•	٠

# 3. ブロック転送

								7	5 2	7	
オペレー ション名	ニーモニック	オペコード	バイト数	ステート数	オペレーション	7	6	4	2	1	0
						S	Z	Н	P/V	N	C
Block Transfer Search	CPD	11 101 101 10 101 001	2	12	$Ar-(HL)_M$ $BC_R-1\rightarrow BC_R$	1	3 1	1	② 1	S	
Data	CPI CPIR	10 111 001 12		$\begin{aligned} &\text{HL}_R - 1 \!\!\rightarrow\!\! \text{HL}_R \\ &\text{BC}_R \!\!\neq\!\! 0 \text{ Ar} \!\!\neq\!\! (\text{HL})_M \\ &\text{BC}_R \!\!=\!\! 0 \text{ or Ar} \!\!=\!\! (\text{HL})_M \\ &\text{Q} \begin{pmatrix} \text{Ar} \!\!-\!\! (\text{HL})_M \\ \text{BC}_R \!\!-\!\! 1 \!\!\rightarrow\!\! \text{BC}_R \\ \text{HL}_R \!\!-\!\! 1 \!\!\rightarrow\!\! \text{HL}_R \\ \end{aligned}$ Repeat Q until	1	3	1	② •	S	٠	
					$Ar = (HL)_M \text{ or } BC_R = 0$		3		2		
		11 101 101 10 100 001	2	12	$Ar-(HL)_M$ $BC_R-1\rightarrow BC_R$	1	1	1	<b>‡</b>	S	,
	CDID	11 101 101	_	14	$HL_R+1\rightarrow HL_R$ $BC_R\neq 0 \text{ Ar} \neq (HL)_M$		3		2	S	
	CPIR	11 101 101 10 110 001	2	14	$BC_R = 0 \text{ or } Ar = (HL)_M$ $Q\begin{pmatrix} Ar - (HL)_M \\ BC_R - 1 \rightarrow BC_R \\ HL_R + 1 \rightarrow HL_R \end{pmatrix}$ Repeat Q until $Ar = (HL)_M \text{ or } BC_R = 0$	•	٠	٠	2	3	
	LDD	11 101 101 10 101 000	2	12	$(HL)_M \rightarrow (DE)_M$ $BC_R - 1 \rightarrow BC_R$ $DE_R - 1 \rightarrow DE_R$ $HL_R - 1 \rightarrow HL_R$		<b>5</b> %	R	\$	R	٠
	LDDR	11 101 101 10 111 000	2	$14(BC_R \neq 0)$ $12(BC_R = 0)$	$Q \begin{pmatrix} (HL)_{M} \rightarrow (DE)_{M} \\ BC_{R} - 1 \rightarrow BC_{R} \\ DE_{R} - 1 \rightarrow DE_{R} \\ HL_{R} - 1 \rightarrow HL_{R} \\ Repeat Q until \\ BC_{R} = 0 \end{pmatrix}$			R	R ②	R	٠
	LDI	11 101 101 10 100 000	2	12	$(HL)_M \rightarrow (DE)_M$ $BC_R - 1 \rightarrow BC_R$ $DE_R + 1 \rightarrow DE_R$ $HL_R + 1 \rightarrow HL_R$		•	R	1	R	٠
	LDIR	11 101 101 10 110 000	2	14(BC <sub>R</sub> ≠ 0) 12(BC <sub>R</sub> = 0)	$Q \begin{pmatrix} (HL)_M \rightarrow (DE)_M \\ BC_R - 1 \rightarrow BC_R \\ DE_R + 1 \rightarrow DE_R \\ HL_R + 1 \rightarrow HL_R \\ Repeat Q until \\ BC_R = 0 \end{pmatrix}$		•	R	R	R	٠

②  $P/V=0:BC_R-1=0$  $P/V=1:BC_R-1\neq 0$   $3 Z=1 : A_r = (HL)_M$ Z=0 :  $A_r \neq (HL)_M$ 

## 4. スタック処理および交換

								7	5 1		
オペレー ション名	ニーモニック	オペコード	バイト数	ステート数	オペレーション	7	6	4	2	1	0
			-			S	Z	H	P/V	N	C
PUSH	PUSH zz	11 zz0 101	1	11	$zzLr \rightarrow (SP-2)_M$ $zzHr \rightarrow (SP-1)_M$ $SP_R-2 \rightarrow SP_R$			٠	5.05	•	•
	PUSH IX	11 011 101 11 100 101	2	14	$IXLr \rightarrow (SP-2)_M$ $IXHr \rightarrow (SP-1)_M$ $SP_R-2 \rightarrow SP_R$			¥		٠	
	PUSH IY	11 111 101 11 100 101	2	14	$\begin{array}{l} IYLr {\rightarrow} (SP {-} 2)_{M} \\ IYHr {\rightarrow} (SP {-} 1)_{M} \\ SP_{R} {-} 2 {\rightarrow} SP_{R} \end{array}$			٠	18.1	٠	٠
POP	POP zz	11 zz0 001	1	9	$(SP+1)_M \rightarrow zzHr$ (4) $(SP)_M \rightarrow zzLr$ $SP_R+2 \rightarrow SP_R$			20	583	•	•
	POP IX	11 011 101 11 100 001	2	12	$(SP+1)_M \rightarrow IXHr$ $(SP)_M \rightarrow IXLr$ $SP_R+2 \rightarrow SP_R$		•	٠	•	٠	٠
	POP IY	11 111 101 11 100 001	2	12	$(SP+1)_M \rightarrow IYHr$ $(SP)_M \rightarrow IYLr$ $SP_R+2 \rightarrow SP_R$			٠	•		•
Exchange	EX AF, AF	00 001 000	1	4	AF <sub>R</sub> ++AF <sub>R</sub> '	١.					
	EX DE, HL	11 101 011	1	3	DE <sub>R</sub> ↔ HL <sub>R</sub>	1.			•		
	EXX	11 011 001	1	3	BC <sub>R</sub> ↔BC <sub>R</sub> ′ DE <sub>R</sub> ↔DE <sub>R</sub> ′ HL <sub>R</sub> ↔HL <sub>R</sub> ′			٠	•	٠	•
	EX (SP), HL	11 100 011	1	16	$Hr \leftrightarrow (SP+1)_M$ $Lr \leftrightarrow (SP)_M$		٠	*	•	٠	٠
	EX (SP), IX	11 011 101 11 100 011	2	19	$IXHr \leftrightarrow (SP+1)_M$ $IXLr \leftrightarrow (SP)_M$		٠	٠	٠	٠	•
	EX (SP), IY		2	19	IYHr↔(SP+1) <sub>M</sub> IYLr↔(SP) <sub>M</sub>		•	٠		•	

④ POP AF では、スタックの内容がフラグに書き込まれます。

# (3) プログラム制御命令

								7	5 1	1	
オペレー ション名	ニーモニック	オペコード	パイト数	ステート数	オペレーション	7	6	4	2	1	0
			1 80			S	Z	Н	P/V	N	С
Call	CALL mn	11 001 101 〈n〉 〈m〉	3	16	$\begin{array}{c} PCHr {\rightarrow} (SP{-}1)_{M} \\ PCLr {\rightarrow} (SP{-}2)_{M} \\ mn {\rightarrow} PC_{R} \\ SP_{R} {-} 2 {\rightarrow} SP_{R} \end{array}$		٠	•	•	•	•
	CALL f, mn	11 f 100 ⟨n⟩ ⟨m⟩	3	6(f:false) 16(f:true)	continue:f is false CALL mn:f is true			*	•	٠	٠
Jump	DJNZj	00 010 000	2	9(Br ≠ 0)	Br-1→Br			×.	3003		
		(j-2)	2	7(Br=0)	continue:Br=0 PC <sub>R</sub> +j $\rightarrow$ PC <sub>R</sub> :Br $\neq$ 0						
	JP f, mn	11 f 010 (n) (m)	3	6(f:false) 9(f:true)	mn→PC <sub>R</sub> :f is true continue:f is false				•	•	٠
	JP mn	11 000 011 ⟨n⟩ ⟨m⟩	3	9	mn→PC <sub>R</sub>		•		٠	٠	•
	JP (HL)	11 101 001	1	3	HL <sub>R</sub> →PC <sub>R</sub>						
	JP (HL) JP (IX)	11 011 101 11 101 001	2	6	IX <sub>R</sub> →PC <sub>R</sub>		٠	٠			
	JP (IY)	11 111 101 11 101 001	2	6	IY <sub>R</sub> →PC <sub>R</sub>		٠	e		*	
	JRj	00 011 000 ⟨j-2⟩	2	8	$PC_R + j \rightarrow PC_R$		•			•	٠
	JR C, j	00 111 000 ⟨j-2⟩	2	6 8	continue: $C = 0$ $PC_R + j \rightarrow PC_R: C = 1$			٠			
	JR NC, j	00 110 000 ⟨j-2⟩	2	6 8	continue:C = 1		٠		•	10	
	JR Z, j	00 101 000	2	6	$PC_R+j \rightarrow PC_R:C=0$ continue:Z=0						
		⟨j-2⟩	2	8	$PC_R+j\rightarrow PC_R:Z=1$						
	JR NZ, j	00 100 000 ⟨j-2⟩	2 2	6 8	continue: Z=1		*	٠	•	•	٠
Return	RET	11 001 001	1	9	$PC_R+j\rightarrow PC_R:Z=0$ $(SP)_M\rightarrow PCLr$	1.	•				•
		11.4 000		5/4/4/4	$(SP+1)_M \rightarrow PCHr$ $SP_R+2 \rightarrow SP_R$						
	RET f	11 f 000	1	5(f:false) 10(f:true)	continue:f is false RET:f is true	•	•	•		•	•
	RETI	11 101 101 01 001 101	2	12(RI) 22(Z)	(SP) <sub>M</sub> →PCLr (SP+1) <sub>M</sub> →PCHr		٠	•	•	•	٠
	RETN	11 101 101 01 000 101	2	12	$SP_R+2\rightarrow SP_R$ $(SP)_M\rightarrow PCLr$ $(SP+1)_M\rightarrow PCHr$ $SP_R+2\rightarrow SP_R$ $IEF_2\rightarrow IEF_1$		• 0			•	

									フ	ラ ク		
オペレー ション名	ニーモニック	オペコ	- ۴	バイト粉	ステート数	オペレーション	7	6	4	2	1	0
ンヨン缶				I XX			S	Z	Н	P/V	N	C
Restart	RST v	11 v	111	1	11	$\begin{array}{c} PCHr {\rightarrow} (SP {-} 1)_{M} \\ PCLr {\rightarrow} (SP {-} 2)_{M} \\ 0 {\rightarrow} PCHr \\ v {\rightarrow} PCLr \\ SP_{R} {-} 2 {\rightarrow} SP_{R} \end{array}$		•	•	•	•	

# (4) I/O 命 令

								7	ラグ		
オペレー ション名	ニーモニック	オペコード	パイト数	ステート数	オペレーション	7	6	4	2	1	0
7374			1 20			S	Z	Н	P/V	N	C
INPUT	IN A, (m)	11 011 011 〈m〉	2	9	$(Am)_1 \rightarrow Ar$ $m \rightarrow A_0 \sim A_7$ $Ar \rightarrow A_8 \sim A_{15}$		٠	٠	٠	•	٠
	IN g, (C)	01 g 000	9	$(BC)_1 \rightarrow gr$ $g = 1 \ 1 \ 0$ : Only the flags will change. $Cr \rightarrow A_0 \sim A_7$	1	1	R	Р	R	×	
I	INO g. (m)	11 101 101 00 g 000 (m)		12	$Br \rightarrow A_8 \sim A_{15}$ $(00m)_X \rightarrow gr$ g = 110:Only the flags will change.	I	1	R	Р	R	
	IND	11 101 101 10 101 010		12	$m \rightarrow A_0 \sim A_7$ $00 \rightarrow A_8 \sim A_{15}$ $(BC)_1 \rightarrow (HL)_M$ $HL_R - 1 \rightarrow HL_R$ $Br - 1 \rightarrow Br$	x	<b>⑤</b> <b>‡</b>	x	х	<b>⑥</b> <b>↓</b>	Х
	INDR	11 101 101 10 111 010	2	14(Br≠0) 12(Br=0)	$\begin{array}{c} \text{Cr} \rightarrow \text{A}_0 \sim \text{A}_7 \\ \text{Br} \rightarrow \text{A}_8 \sim \text{A}_{15} \\ \text{Q} \begin{pmatrix} (\text{BC})_1 \rightarrow (\text{HL})_M \\ \text{HL}_R - 1 \rightarrow \text{HL}_R \\ \text{Br} - 1 \rightarrow \text{Br} \end{pmatrix}$	x	s	х	X	<b>⑥</b> <b>‡</b>	х
	INI	11 101 101 10 100 010		12	Repeat Q until Br=0 $Cr \rightarrow A_0 \sim A_7$ $Br \rightarrow A_8 \sim A_{15}$ $(BC)_1 \rightarrow (HL)_M$ $HL_R + 1 \rightarrow HL_R$	x	<b>⑤</b>	x	X	<b>⑥</b> <b>‡</b>	х

⑤ Z=1:Br-1=0

 $Z=0:Br-1\neq 0$ 

⑥ N=1: MSB of Data=1

N=0: MSB of Data=0

								7 7	, 1		
オペレー ション名	ニーモニック	オペコード	バイ ト数	ステート数	オペレーション	7	6	4	2	1	0
						S	Z	Н	P/V	N	C
	INIR	11 101 101 10 110 010	2	14(Br≠0) 12(Br=0)	$\begin{array}{l} \text{Cr}{\rightarrow}\text{A}_0 \sim \text{A}_7 \\ \text{Br}{\rightarrow}\text{A}_8 \sim \text{A}_{15} \\ Q \begin{pmatrix} (\text{BC})_1 \rightarrow (\text{HL})_M \\ \text{HL}_R + 1 \rightarrow \text{HL}_R \\ \text{Br}{-}1 \rightarrow \text{Br} \end{pmatrix} \\ \text{Repeat Q until} \\ \text{Br}{=}0 \\ \text{Cr}{\rightarrow}\text{A}_0 \sim \text{A}_7 \\ \text{Br}{\rightarrow}\text{A}_8 \sim \text{A}_{15} \end{array}$	x	S	X	X	⑥	X
OUTPUT	OUT(m), A	11 010 011 〈m〉	2	10	$Ar \rightarrow (Am)_1$ $m \rightarrow A_0 \sim A_7$ $Ar \rightarrow A_8 \sim A_{15}$		•		•	٠	
	OUT(C), g	11 101 101 01 g 001	3	10	$gr \rightarrow (BC)_1$ $Cr \rightarrow A_0 \sim A_7$ $Br \rightarrow A_8 \sim A_{15}$				٠	٠	
	OUTO(m), g	11 101 101 00 g 001 <m></m>	3	13	$gr \rightarrow (00m)_1$ $m \rightarrow A_0 \sim A_7$ $00 \rightarrow A_8 \sim A_{15}$				·		•
	OTDM	11 101 101 10 001 011	2	14	$(HL)_{M} \rightarrow (00C)_{1}$ $HL_{R}-1 \rightarrow HL_{R}$ $Cr-1 \rightarrow Cr$ $Br-1 \rightarrow Br$ $Cr \rightarrow A_{0} \sim A_{7}$ $00 \rightarrow A_{8} \sim A_{15}$	1	\$	1	P	<ul><li>⑥</li><li>‡</li><li>⑥</li></ul>	1
	OTDMR	11 101 101 10 011 011	2	16(Br≠0) 14(Br=0)	$Q \begin{pmatrix} (HL)_M \rightarrow (00C)_1 \\ HL_R - 1 \rightarrow HL_R \\ Cr - 1 \rightarrow Cr \\ Br - 1 \rightarrow Br \\ Repeat \ Q \ until \\ Br = 0 \\ Cr \rightarrow A_0 \sim A_7 \end{pmatrix}$	R	S	R	S	<b>‡</b>	R
	OTDR	11 101 101 10 111 011	2	14(Br≠0) 12(Br=0)	$Q = \begin{pmatrix} (HL)_M \rightarrow (BC)_1 \\ HL_R - 1 \rightarrow HL_R \\ Br - 1 \rightarrow Br \\ Repeat \ Q \ until \\ Br = 0 \\ Cr \rightarrow A_0 \sim A_7 \end{pmatrix}$	X		X	X	⑥	X
	OUTI	11 101 101 10 100 011	2	12	$Br \rightarrow A_8 \sim A_{15}$ $(HL)_M \rightarrow (BC)_I$ $HL_R + 1 \rightarrow HL_R$ $Br - 1 \rightarrow Br$ $Cr \rightarrow A_0 \sim A_7$	×	\$	X	X	<b>6</b>	x

⑤ Z=1: Br-1=0 $Z=0: Br-1\neq 0$ 

N=0: MSB of Data=0

								7	5 7		
オペレー ション名	ニーモニック	オペコード	バイト数	ステート数	オペレーション	7	6	4	2	1	0
						S	Z	Н	P/V	N	C
					$Br \rightarrow A_8 \sim A_{15}$					6	
	OTIR	11 101 101 10 110 011	2	14(Br≠0) 12(Br=0)	$Q \begin{pmatrix} (HL)_{M} \rightarrow (BC)_{1} \\ HL_{R} + 1 \rightarrow HL_{R} \\ Br - 1 \rightarrow Br \end{pmatrix}$ Repeat Q until $Br = 0$ $Cr \rightarrow A_{0} \sim A_{7}$	X	S	Х	Х	1	X
					Br→A <sub>8</sub> ~A <sub>15</sub>						
	TSTIO m	11 101 101 01 110 100	3	12	(00C) <sub>1</sub> ·m Cr→A <sub>0</sub> ~A <sub>7</sub>	1	\$	S	Р	R	R
		<m></m>			00→A <sub>8</sub> ~A <sub>15</sub>		3			6	
	OTIM	11 101 101 10 000 011	2	14	$(HL)_M \rightarrow (00C)_1$ $HL_R + 1 \rightarrow HL_R$ $Cr + 1 \rightarrow Cr$ $Br - 1 \rightarrow Br$ $Cr \rightarrow A_0 \sim A_7$	1	1	1	Р	<b>6</b>	1
	OTIMR	11 101 101 10 010 011		16(Br≠0) 14(Br=0)	$Q = \begin{cases} (HL_M \rightarrow (00C)_1 \\ HL_R + 1 \rightarrow HL_R \\ Cr + 1 \rightarrow Cr \\ Br - 1 \rightarrow Br \end{cases}$ Repeat Q until	R	S	R	S	⑥ ‡	R
	OUTD	11 101 101 10 101 011	2	12	$Br=0$ $Cr \rightarrow A_0 \sim A_7$ $00 \rightarrow A_8 \sim A_{15}$ $(HL)_M \rightarrow (BC)_1$ $HL_R-1 \rightarrow HL_R$ $Br-1 \rightarrow Br$ $Cr \rightarrow A_0 \sim A_7$ $Br \rightarrow A_8 \sim A_{15}$	x	\$	х	x	<b>6</b>	х

⑤ Z=1:Br-1=0 $Z=0:Br-1\neq 0$ 

6 N=1: MSB of Data=1 N=0: MSB of Data=0


# (5) 特殊制御命令

								7	5 7		
オペレー ション名	ニーモニック	オペコード	バイ ト数	ステート数	オペレーション	7	6	4	2	1	0
						S	Z	Н	P/V	N	C
Special Function	DAA	00 100 111	1	4	Decimal Adjust Accumulator	1	1	1	Р	٠	1
Carry	CCF	00 111 111	1	3	Č→C		6	R		R	1
Control	SCF	00 110 111	1	3	1→C		•	R	8.0	R	S
CPU	DI	11 110 011	1	3	O→IEF <sub>1</sub> , O→IEF <sub>2</sub> ⑦				· · · · ·		
Control	EI	11 111 011	1	3	$1 \rightarrow IEF_1, 1 \rightarrow IEF_2$ ①						٠
	HALT	01 110 110	1	3	CPU halted						
	IM O	11 101 101 01 000 110	2	6	Interrupt mode 0	•	**	*	•	22	•
	IM 1	11 101 101 01 010 110	2	6	Interrupt mode 1		•		•		41
	IM 2	11 101 101 01 011 110	2	6	Interrupt mode 2				•		•
	NOP	00 000 000	1	3	No operation						
	SLP	11 101 101 01 110 110	2	8	Sleep		%			*	


⑦ DI または EI 命令の最後では、割込みはサンプルされません。

# 2 内蔵 I/O レジスタ一覧

I/O レジスタのアドレスは、上位 8 ビットすべて "0" であり、下位 8 ビット中 MSB から 2 ビットは、I/O コントロールレジスタ内の IOA7 と IOA6 により設定できます。以下の表に示すアドレスは、IOA7 と IOA6 が "0" の場合です。



レジスタ	アドレス				備		考			
ASCIコントロール レジスタB チャネルO: CNTLBO	02	ピット	МРВ	т мр	CTS PS	PEO	DR	SS2	SS1	SS0
CIVIEBO		リセット時	不知	0	*	0	0	1	1	1
		R/W	R/W	/ R/W	R/W	R/W	R/W	R/W	R/W	R/W
ASCIコントロール	03	* 端子の		Multi Pro を取り込み	ulti Proc cessor B ます	ear To Se essor	ity Eve end/Pre	vide Rat en or Od escale	Speed io	Source and Select
レジスタB チャネル1: CNTLB1		ピット	мрв	Т МР	CTS PS	PEO	DR	SS2	SS1	SS0
		リセット時	不定	0	0	0	0	1	1	1
		R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
				Multi Prod	ulti Proc cessor Bi	ar To Se essor it Transr	ity Eve nd/Pre	vide Rat en or Ode escale	Speed :	Source and Select
		総合分周 SS 2, 1,		$\frac{PS=0}{R=0(\times 1)}$	(分周比=			$S=1$ ( $\mathcal{F}_{2}$	1	
		0 0		Elia Mag		1(×64)		0(×16)		1(×64)
		0 0	1	<ul><li></li></ul>	300		φ÷ ÷	480 960	φ÷ ÷	1 920
		0 1	o	÷ 64	200	-	-	1 920	÷	3 840 7 680
		0 1	1	÷ 1 28	300		÷	3 840	÷	15 360
		1 0	0	÷ 2 56		10 240	1	7 680		30 720
		1 0	1	÷ 5 12		20 480		15 360		61 440
		1 1	0	÷10 24	o   ÷	40 960	÷	30 720	÷1	22 880
I			1000				•		-	




レジスタ	アドレス				備		考			
ASCIレシーブ データレジスタ チャネル0:RDRO	08									
ASCIレシーブ データレジスタ チャネル1:RDR1	09									
CSI/Oコント ロールレジスタ	0A	ビット	EF	EIE	RE	TE	_	SS2	SS1	SS0
: CNTR		リセット時	0	0	0	0	1	1	1	1
		R/W	R	R/W	R/W	R/W		R/W	R/W	R/W
			En	End d Flag		Tra eceive En rupt Enal		Enable	L Spe	ed Select
		SS 2, 1,	0 л	・ーレー	h S	5 2, 1, 0	ボー	レート		
		0 0		φ÷ 20	II.	1 0 0	φ÷	320		
		0 0		÷ 40 ÷ 80	- 11	1 0 1		640		
			1	÷160		1 1 0		1 280 ÷20以上)		
CSI/Oトランス ミット/レシーブ データレジスタ:	ОВ								-	
TRDR タイマデータ レジスタ チャネルOL: TMDROL	oc									
タイマデータ レジスタ チャネルOH: TMDROH	OD									
タイマリロード レジスタ チャネルOL: RLDROL	0E									
タイマリロード レジスタ チャネルOH: RLDROH	OF									

レジスタ	アドレス				備		考			
タイマコント ロールレジスタ:	10	ピット	TIF1	TIFO	TIE1	TIEO	TOC1	TOCO	TDE1	TDEO
TCR		リセット時	0	0	0	0	0	0	0	0
		R/W	R	R	R/W	R/W	R/W	R/W	R/W	R/W
				Timer	Interrup			Timer 1. 0 ot Enabl		Timer Down Count Enable 1, 0 Control
		TOC 1.	. 0	A <sub>18</sub> /TOU	IT端子					
		0		タイマ出						
		0		トグル出 '0' を出						
		1 1		1"を出						
						_				
タイマデータ レジスタ	14									
チャネル1L:										
TMDR1L タイマデータ	15									
レジスタ チャネル1H:										
TMDR1H										
タイマリロード レジスタ	16									
チャネル1L: RLDR1L										
タイマリロード	17									
レジスタ チャネル1H:										
RLDR1H	0.00000000		-							
フリーランニング カウンタ:FRC	18	リードの	#							
DMAソース	20									
アドレスレジスタ チャネルOL:										
SAROL										

レジスタ	アドレス			備		考	
DMAソース アドレスレジスタ チャネルOH: SAROH	21						
DMAソース	22	ピット0, 1,	2(, 3*)	のみ使用			
アドレスレジスタ チャネルOB:		A <sub>19</sub> *, A <sub>18</sub>	. A <sub>17</sub> , A <sub>1</sub>	6 DMA \$z	送要求		
SAROB		× ×	0 0	DREQ <sub>0</sub>	(外部)		
		× ×	0 1	RDRO	ASCIO)		
		× ×	1 0	RDR1	(ASCI1)		
		××	1 1	Not Use	d		
DMAディスティネ ーションアドレス	23						
レジスタチャネル							
OL : DAROL				180			
DMAディスティネ ーションアドレス	24						
レジスタチャネル							
OH: DAROH							
DMAディスティネ	25	ビット 0、1、	2(, 3*)	のみ使用			
ーションアドレス レジスタチャネル		A <sub>19</sub> *, A <sub>18</sub> ,	A <sub>17</sub> , A <sub>1</sub>	6 DMA 転	送要求		
OB : DAROB		××	0 0	DREQ <sub>0</sub>	外部)	1	
		× ×	0 1	TDR0 (	ASCIO)		
		××	1 0	TDR1 (	ASCI1)		
		××	1 1	Not Used	4		
DMAバイト	26						
カウントレジスタ チャネルOL:							
BCROL							
DMAバイト	27						
カウントレジスタ							
チャネルOH:							
BCROH DMAメモリ	28						
アドレスレジスタ							
チャネル1L:							
MAR1L	20						
DMAメモリ アドレスレジスタ	29						
チャネル1H:							
MAR1H							

<sup>\*</sup> CP-68, FP-80のみ有効



レジスタ	アドレス				備		考			
		DM 1, 0	ディニ	スティション	アドレス	7 [	SM 1. 0	ソース	ア	ドレス
		0 (			DARO+1		0 0	М	SAF	RO+1
		0 1			DARO-1	1 1	0 1	М		RO-1
		1 (	) 1	И	DARO固定	Ē	1 0	М	SAF	RO固定
		1 1	1/	0	DARO固定	Ē	1 1	1/0	SAF	RO固定
		MMOD		ŧ -	۴					
		0	サイク	ルスチ	ールモー	۲				
		1	バース	トモー	۲					
MA/WAIT	32	ビット	MWI1	MWIO	IWI1	IWI	0 DMS1	DMS0	DIM1	DIMO
コントロール レジスタ:DCNTL		リセット時	1	1	1	1	0	0	0	0
		R/W	R/W	R/W	R/W	R/V		R/W	R/W	R/W
		MWI 1	0 7		ory Wait I				Select.	O Memo Mode Sele i = 1. O
		MWI 1, 0 0	0	ウェイト 0 1	ory Wait I ステート		IWI 1. 0 0	tion 0 ウ: 0 1	Select、 の 2	O Memo lode Sele i = 1, O
		0	0	ェイト	ory Wait I ステート		IWI 1. 0 0 1	tion 0 ウ: 0	トス O	O Memo lode Sele i = 1, O
		0 0 1 1	0 1 0	ウェイト 0 1 2 3	ory Wait I ステート	nser	IWI 1. 0 0 1	0 ウ: 0 1 0 1	Select、 の 2 3	O Memo Mode Sele i = 1、O
		0 0 1 1	0 1 0 1	アェイト 0 1 2 3	ステート	nser	tion IWI 1.  0 0 1 1	0 ウ: 0 1 0 1	Select、 ロイトス の 2 3 4	O Memo Mode Sele i = 1、O
		0 0 1 1 1	0 1 0 1	0 1 2 3 入力 入力	DIM 1、	nser	IWI 1. 0 0 1 1 1 転送形態 M→I/O	tion 0 ウ: 0 1 0 1	Select、 ロイトス の 2 3 4	O Memo Mode Sele i = 1、O
		0 0 1 1 1	O 1 O 1 DREQi	0 1 2 3 入力 入力	DIM 1、0011	0 0 1 0	IWI 1.  0 0 1 1 1  転送形態  M→I/O M→I/O I/O→M	tion  0 ウェ  0 1  0 1  アド  MAR1+ MAR1- IAR1固	Select、 ロイトス ロクタタイト ロクタタイト ロクタタイト ログログログログログログログログログログログログログログログログログログログ	O Memo Mode Sele i = 1、O テート
		0 0 1 1 1	O 1 O 1 DREQi	0 1 2 3 入力 入力	DIM 1、0000	0 0 1 0	IWI 1.  0 0 1 1 1  転送形態  M→I/O M→I/O I/O→M	tion  0 ウェ  0 1  0 1  アド  MAR1+ MAR1-	Select、 ロイトス ロクタ コイトス ロクタ コイトス ロクタ コイトス ロクタ ログ ログ ログ ログ ログ ログ ログ ログ ログ ログ ログ ログ ログ	O Memo Mode Sele i = 1、O テート i 固定 1固定
	33	0 0 1 1 1	0 1 0 1 DREQi	7 ェイト 0 1 2 3 入力 入力 入力	DIM 1、 0 0 1 1	0 0 1 0	IWI 1.  0 0 1 1 1  転送形態  M→I/O M→I/O I/O→M	tion  0 ウェ  0 1  0 1  アド  MAR1+ MAR1- IAR1固	Select、 エイトス 0 2 3 4 レス増 1 IAR TIAR 定 MA	O Memo Mode Sele i = 1、O テート 1固定 1固定 R1+1
30 2000 30 Miles	33	0 0 1 1 1 0	0 1 0 1 DREQi エッジ レベル	1 2 3 入力 入力 入力 入力	DIM 1、 0 0 1 1	0 0 1 0 1	IWI 1,  0 0 1 1 1  転送形態  M→I/O M→I/O I/O→M I/O→M	tion  0 ウェ  0 1  0 1  アド  MAR1+ MAR1- IAR1固に IAR1固に	Select、 コイトス 0 2 3 4 レス増 1 IAR コ IAR 定 MA	O Memo Mode Sele i = 1、O テート 1固定 1固定 R1+1 R1-1
ンタラプトベク ローレジスタ: IL	33	0 0 1 1 1	0 1 0 1 DREQi	7 ェイト 0 1 2 3 入力 入力 入力	DIM 1、 0 0 1 1	0 0 1 0	IWI 1.  0 0 1 1 1  転送形態  M→I/O M→I/O I/O→M	tion  0 ウェ  0 1  0 1  アド  MAR1+ MAR1- IAR1固	Select、 エイトス 0 2 3 4 レス増 1 IAR TIAR 定 MA	テート  減  1固定  1固定  R1+1


レジスタ	アドレス				備		考			
INT/TRAR コントロール	34	ビット	TRAP	UFO	_	_	_	ITE2	ITE1	ITEO
レジスタ:ITC		リセット時	0	0	1	1	1	0	0	1
		R/W	R/W	R				R/W	R/W	R/W
			TR		defined	Fetch (	Object C	ode		T Enat
リフレッシュ コントロール	36	ピット	REFE	REFW	_	_	_	_	CYC1	CYC
レジスタ:RCR		リセット時	1	1	1	1	1	1	0	0
		R/W	R/W	R/W					R/W	R/W
			Re	fresh En		ait Stat	C			
		CYC 1.  0 0 1 1		fresh En	nable					
	38	0 0 1 1	0 17 7 0 1 0 1	fresh En ソレッシュ 10 ス 20 40 80	able ュサイク ステート	ル間隔		000	001	
MMUコモン ベースレジスタ: CBR	38	0 0 1 1	0 1 7 0 1 0 1	fresh En アレッシ 10 7 20 40 80	nable ユサイク ステート CB5	ル間隔 CB4	СВЗ	CB2	CB1	СВО
ベースレジスタ:	38	0 0 1 1	0 17 7 0 1 0 1	fresh En ソレッシュ 10 ス 20 40 80	able ュサイク ステート	ル間隔		CB2 0 R/W	CB1 0 R/W	CB0 0 R/W
ベースレジスタ: CBR		0 0 1 1 ピット リセット時	0 17 7 0 1 1 CB7*	fresh En フレッシュ 10 フ 20 40 80 CB6	nable ユサイク ステート CB5	ル間隔 CB4 O R/W	CB3 O R/W	0 R/W	0 R/W	0
ベースレジスタ:	38	0 0 1 1 ピット リセット時	0 17 7 0 1 1 CB7*	fresh En フレッシュ 10 フ 20 40 80 CB6	nable ユサイク ステート CB5	ル間隔 CB4 O R/W	CB3 0 R/W	0 R/W	0 R/W	0
ベースレジスタ: CBR MMUバンク		0 0 1 1 ピット リセット時 R/W	0	fresh En アレッシ 10 7 20 40 80 CB6 0 R/W	nable ユサイク ステート CB5 O R/W	ル間隔 CB4 O R/W	CB3 0 R/W	0 R/W Commo	0 R/W n Base	O R/W
ベースレジスタ: CBR MMUバンク ベースレジスタ:		0 1 1 ピット リセット時 R/W	0 1 7 0 1 0 1 0 1 0 0 1 0 0 0 0 0 0 0 0	fresh En フレッシュ 10 フ 20 40 80 CB6 0 R/W	nable ユサイク ステート O R/W	ル間隔 CB4 O R/W	CB3 0 R/W -MMU (Regist	0 R/W Commo er BB2	0 R/W n Base BB1	O R/W

\* CP-68, FP-80のみ有効


レジスタ	アドレス				備		考			
MMUコモン/ バンクエリア	ЗА	ビット	CA3	CA2	CA1	CAO	ваз	BA2	BA1	BAO
レジスタ:CBAR	\$	リセット時	1	1	1	1	0	0	0	0
		R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
動作モードコント	3E	<b>W</b> (	LIDE	LIDTE			n Area I	Register	L MMU I Area R	
ロールレジスタ:		ビット	LIRE	LIRTE	IOC					
OMCR (Z版のみ有効)		リセット時	1	1	1	1	1	1	1	1
		R/W	R/W	W	R/W					
1/0コントロール	25		LII	LII R Enable	R Tempo		atibility iable			
レジスタ:ICR	3F	ピット	IOA7	IOA6	IOSTP	_	-	_	_	_
		リセット時	0	0	0	1	1	1	1	1
		R/W	R/W	R/W	R/W					
				I/O Ad		Stop				

#### 3 端子名一覧

#### 1. ピン配置図 (上面図)



#### 2. 外形寸法図




#### 4 R1版とZ版との違い

64180Z 版は, 64180R1 版に対して上位互換性をもっています. Z版には次のような機能が追加されています.

#### 1. LIR タイミング


**付図1**に示すように、オペコードフェッチサイクルでも"H"のままにすることができます。動作モードコントロールレジスタ(OMCR)内の LIRE ビットに"0"を書き込んだ後の最初のオペコードフェッチから、この状態になります。この状態が必要になるのは、**Z80** 周辺 LSIをディジーチェイン割込みで使用する場合です。



付図1 L±Rタイミング

#### 2. IOE, RD タイミング


付図2に示すように、 $\overline{IOE}$  と  $\overline{RD}$  の出力タイミングが  $\overline{OMCR}$  内の  $\overline{IOC}$  ビットの 状態に従って変わります。 $\overline{IOC}$  ビットに "0" を書き込んだ場合のタイミングでは、 $\overline{Z80}$  周辺 LSI とのインタフェースが容易になります。



付図 2 IOE, RD タイミング

#### 3. RETI命令

この命令(コードは EDH, 4DH)は, Z80 周辺 LSI がディジーチェイン割込み接続しているときに, 割込み要求デバイスが内部の割込み要求をクリアするためにサポートされています。R1 版では, この命令を解読するためのホールドタイムが十分ではありません。Z版ではこの点を改良し, 付図3のように第1オペコードフェッチサイクルに1ステートダミーサイク



付図3 RETI命令の実行タイミング(Z版)

ル  $T_i$ を挿入し、解読のためのホールド時間をもたせています。ただし、CPUはこの命令を自動的に 2 度フェッチしているので、1 回目のフェッチ時には  $\overline{LIR}$ はインアクティブにします。この操作は、上記の OMCR の LIRE ビットへ "0"を書き込むことにより行います。付図 3 のように、2 回目のフェッチ時のみ  $\overline{LIR}$  がアクティブとなります。


なお、Z80PIO は内部の割込み回路をイネーブルとするために、 $\overline{M1}$ 信号の立上リエッジを利用しています。ところが、Z版は LIRE ビットを"0"としたとき、 $\overline{LIR}$  ( $\overline{M1}$ )が出力されません。そこで、 $\overline{LIR}$  信号を 1 回だけ出力させる目的で、Z版は OMCR 内に $\overline{LIRTE}$  ビットをもっています。 $\overline{LIR}$  信号は、 $\overline{LIRTE}$  ビットへ"0"を書き込んだ後、最初に実行されるオペコードフェッチサイクルで出力されます。ただし、このオペコードフェッチ時のデータバスには、 $\overline{EDH}$ ,  $\overline{CBH}$ ,  $\overline{FDH}$ ,  $\overline{DDH}$  が現れないようにします。すなわち、第 2 オペコードをもつ命令を実行させないようにします。その具体的なプログラミング例を**付図 4** に示します。

```
:割込み受付の禁止
DI
                :アキュムレータの退避
PUSH AF
   A, (OMCR)
INO
                : LIRTE ビットに "0" を書き込む
RES
    6 , A
OUTO (OMCR), A
                :アキュムレータの内容を復帰
    AF
POP
                 (この命令は1バイト命令)
                :割込み受付の許可
EI
         付図 4 LIRTE ビットへの "0" 書込み例
```

# 5 180 カードパソコンのハードウェア仕様

No.	項	B	仕 様	備考
1	プロも	ァッサ (MPU)	HD64180R1P6(6MHz)	HITACHI
2	動作	周 波 数	<ul><li>・ ø = 6.144MHz</li><li>・ 外部水晶振動子12.288MHz</li></ul>	
		使用メモリ	HM50256-15	
	記憶容量	使 用 数	8個(すべてデータメモリ)	
	(RAM)	総 容量	256Kバイト	
3	記憶容量	使用メモリ	HN27256G-25	切替可能
	(ROM)	使 用 数	1個	
		総 容量	32KB/16KB/8KB	
4	シリアル	ノインタフェース	<ul> <li>RS-232C 通信回線2 ch 64180 内蔵 SCI 使用</li> <li>モデム制御信号(RTS, CTS, DCD) 有り チャネル0のみ</li> <li>チャネル1 はターミナル専用転送レート: 9 600bps, ビット長:8 ビット, パリティ:な し,ストップビット:2ストップビット</li> </ul>	
	フロッピフェース	ーディスクインタ	<ul><li>・5インチ両面倍密</li><li>・専用コントローラ使用HD63, 265</li><li>・データセパレータ内蔵</li><li>・使用ドライバ可能台数最大4台まで</li></ul>	
		ディスクフォーマット	Fコマンドでフォーマット可能	モニタプログラム
5		記 錄 方 式	MFM	
		データ転送	HD64180 内蔵 DMAC による DMA 転送 (デュアルアドレス方式)	
		セクタ長	256 バイト/セクタ	
		対 象 F D D	FD-55BV	TEAC
	フロッピ	デ フォーマット し な し	500Kバイト	
6	ーディス クドライ	タ フォーマット あ り	327.68 K バイト	256 バイト/ セクタ
	ブ(外付)	トラック密度	48 tpi	
		シリンダ数	40	

No.	項		B		<b>仕</b> 様	備考
		トラ	ッ :	ク数	80	
		金 5	录 方	式	MFM	
		ディス	ク回転	速度	300 rpm	
		データ	転送	速度	250Kビット/秒	
	フロッピ ーディス	回転平	均待ち	時間	100 mS	
6	クドライ ブ(外付)	アクセ	トラ 時	ック 間	6 mS	
		クセス時間	セトリ時	リング 間	15 mS	
		ヘッド	· I	'時間	35 mS	
		モータ	起動	時間	400 mS	
7	パラレル	ノインタ	フェ	ース	<ul><li>セントロニクス(8ビットパラレル) インタフェース準拠</li><li>ACK 信号応答によるハンドシェイク</li></ul>	
		メモリ	アク	セス	T <sub>1</sub> , T <sub>2</sub> , T <sub>W</sub> , T <sub>3</sub> の4サイクル	
8	バス・サイクル数	1/0 ア	2	セス	$T_1$ , $T_2$ , $T_W(T_W, T_W, T_W) T_3$	( )はソフ ト設定
		400			5V ± 5%	
9	電源電圧および	電		圧	±12V±5%	
	消費電流	電		流	450 mA (TYP)	
10	ŧ	=		9	・ROM に内蔵 ・11 種のコマンド	7
11	リセッ	卜検	出電	正	4.5V±3.3% (PST521C使用)	
12	リセ	ット	条	件	パワーオンまたは電圧低下によるリセット検出回 路動作時	リセットSW付
13	1/0	端		子	フラットケーブル用 60P コネクタによる接続 型式:FRC2-C60L11-OL(DDK)	
14	TE :	原	端	子	4PIN (+5V, +12V, -12V, GND) コネクタに よる接続 型式:IL-4P-S3EV2-1(JAE)	



# 参 考 文 献

- ・横田英一:図解マイクロコンピュータ Z-80 の使い方,オーム社(1981)
- HD64180 ハードウェアマニュアル, 日立製作所
- COMPONENTS DATA BOOK, Zilog 社
- 各社半導体規格表



## 索引

ア行	-
アキュムレータ23	
イミーディエイト33	-
インデックス32	-
インプライド32	
ウェイトコントローラ8	
ウェイトステート94	3
エクテンド	
エッジ入力166	
エリアレジスタ50	1
演算命令 ······36	
オートリフレッシュモード151	
オーバフロー25	1
オーバランエラー45	
オペコードフェッチサイクル79	'
カ行	-
カードパソコン182	
擬似 SRAM ······151	
奇数パリティ77	
キャリー25	-
偶数パリティ77	
クロック同期方式73	

コモンエリア 050
コモンエリア 1 ······50
サ行
サイクルスチールモード135
サイン25
> / #/ tv #II - / - >
システム集積型マイコン4
システムストップモード126
乗算命令·····9
シリアルインタフェース7
シングルアドレス方式135
スリープ命令9
スリープモード126
No.
ゼ ロ25
専用レジスタ 23
ソースアドレスレジスタ133
夕 行
タイマ7
調步同期式72
C.B. BOOK . SENSE BOOK . SENSE
ディジーチェイン114
ディジーチェイン接続160
ディジーチェイン方式11

ディスティネーションアドレス	
レジスタ133	
デュアルアドレス方式135	マスカブ
転送命令37	
Market 1" - > 1	メモリ空
動作モードコントロールレジスタ ····· 43 特殊制御命令 ······· 37	メモリマ
トグル出力64	メモリラ
Т Э / СШ / Ј	メモリリ
ナ行	
ネゲート25	リセット
	リフレッ
ノンマスカブル割込み102	リフレッ
<b>∧</b>	リラティ
	リロード
バイトカウントレジスタ134	
バーストモード135	レジスター
バスリリースモード124	レジスタ
ハーフキャリー 25	
パリティ25	論理アドし
パリティエラー79	
バンクエリア ······ 50	
バンク方式の MMU ···················7 汎用レジスタ ····································	割込み方式
物理アドレス49	ACIA ·····
フラグレジスタ ······ 23	ASCI ·····
フレミングエラー78	
プログラム制御命令37	BIOS ·····
ブロック転送命令143	BDOS ····
	BUSACK
ベクタ方式104	BUSREQ
ベースレジスタ52	BISYNC ·
ホルトモード122	CP/M80 ··

マ行
マスカブル割込み102
メモリ空間34
メモリマネジメントユニット48
メモリライトサイクル40
メモリリードサイクル40
ラ行
リセット120
リフレッシュコントローラ7
リフレッシュサイクル11,96
リラティブ33
リロード64
レジスタインダイレクト32
レジスタダイレクト32
論理アトレス48
7 行
割込み方式11
アルファベット
ACI A ·····82
ASCI72
*. <del>*. *.</del> 10
BIOS 188, 193
BDOS 188
BUSACK 信号 ······ 124
BUSREQ 信号 ······ 124
BISYNC 73
CP/M80 ····· 10

31

索

索	31	
Z180 ·····		Z80 ····· 7
Z280 ·····	18	ZTAT18

## 編者略歴

石川 知雄(いしかわ ともお)

昭和29年 東北大学工学部

通信工学科卒業

昭和35年 スタンフォード大学

大学院修了(Ph. D.)

現 在 株式会社日立製作所

図解 マイクロコンピュータ 6 4 1 8 0 の 使 い 方

© 石川 知雄 1988

昭和63年1月20日 第1版第1刷発行

編 者 石 川 知 雄

発行者 株式会社 オ ー ム 社 代表者 種 田 則 一


発行所 株式会社 オーム 社


郵便番号 101

東京都千代田区神田錦町3-1 振 棒 東京6-20018 電 話 03(233)0641(代表)

Printed in Japan

組版 エヌ・ピー・エス 印刷 日東プリテック 製本 協栄製本 落丁・乱丁本はお取替えいたします





- 定価は変更されることがありますのでご了承下さい―







.

## 図解コンピュータシリーズ

江村潤朗 監修

コンピュータ・システム入門

江村潤朗·野津 昭 共著 (A5·p.210)

ハードウェア・システム入門

江村潤朗 著 (A5·p.216)

FORTRAN入門

海老沢成享 著 (A5·p.230)

COBOL 入門

海老沢成享 著 (A5·p.350)

PL/I入門

光吉民恵 著 (A5·p.244)

PASCAL プログラミング入門

三沢常男·市川隆男 共著 (A5·p.264)

BASIC プログラミング入門

平山静夫 著 (A5·p.290)

アセンブラブログラミング入門

瀬下孝之·前田忠彦 共著 (B5·p.380)

APL入門

金子章弘 著 (A5·p.236)

日本語 APL 入門

平尾隆行 著 (A5·p.236)

簡易照会言語入門

一関係データベースシステムー

平尾隆行 著 (A5·p.226)

ストラクチャード・プログラミング入門

國友義久 著 (A5·p.206)

オペレーティング・システム入門

江村潤朗 著 (A5·p.176)

ファイル編成入門

山谷正己 著 (A5·p.184)

データベース入門

穗鷹良介 著 (A5·p.212)

仮想記憶システム入門

山谷正己 著 (A5·p.138)

データ通信システム入門

保坂岩男 著 (A5·p.232)

EDP システム設計入門

南條 優 著 (A5·p.204)

オフィスコンピュータ入門

魚田勝臣·富沢研三 共著 (A5·p.202)

オフィスオートメーション入門

(改訂2版) 中村 茂 著 (A5·p.238)

RPG プログラミング技法

野口正雄 著 (B5·p.232)

プログラム流れ図の作成技法

江村潤朗·野津 昭 共著 (B5·p.358)

対話式計算システムの活用技法

平尾隆行 著 (B5·p.258)

プログラム開発管理

國友義久 著 (B5·p.184)

多重仮想記憶オペレーティングシステム

鎌田 肇著 (B5·p.216)

コンピュータとアプリケーション

寺沢康夫 著 (B5·p.228)

データベース/データ通信プログラミング

平尾隆行 著 (B5·p.220)

カバー印刷:三和印刷

